下载中心

数据中心越来越多地采用人工智能来管理从设备监控到服务器优化的各种任务。基于 FPGA 的自适应计算处于数据中心的核心位置，在许多情况下，是运行复杂 AI 工作负载的最高效、最具成本效益的解决方案。阅读电子书，了解自适应计算如何助力加速。

本文描述了推荐的设计方法，以实现对Xilinx® FPGA器件资源的有效利用，并在Vivado® Design Suite中更快地实现设计和时序收敛。提供了推荐方法背后的原因，以支持和实现明智的设计决策。

设计创新型无线通信设备需要跨多个学科密切合作。将算法模型部署到 FPGA 硬件可以快速完成原型设计及无线测试，直接从系统级算法自动生成 HDL 代码则可以消除耗时较长的实现和验证步骤。本白皮书通过一个 5G NR 小区搜索设计来说明该过程，介绍将 MATLAB® 算法和 Simulink® 模型直接转换为适用于 FPGA 的 HDL 的工作流。

了解Versal™ ACAP的系统级优势以及与基于可编程逻辑的竞争器件的比较性能。

利用ROS 2来实现FPGA的软件定义硬件。

本文描述 DPUCAHX8H，这是一种用于具有 HBM 的 Alveo 卡的高吞吐量 CNN 推理 IP。DPUCAHX8H 针对小图像尺寸网络进行了优化。

动态功能交换 (DFX) 在赛灵思芯片内赋能实现了巨大的灵活性，使用户能够按需加载应用，更新已经部署的系统并降低功耗。平台设计方便团队之间的协作，让一个团队专注于基础设施，另一个团队专注于硬件加速。然而，由于 DFX 有基础性的流要求，使得 Vivado 设计套件编译时间拖 长并给多用户环境造成挑战。

本文介绍 DPUCVDX8G，这是一种可配置的计算引擎，针对具有 AI 引擎的 Versal ACAP 设备中的卷积神经网络进行了优化。

KV260 是一款功能齐全的评估套件，能够利用预先构建的加速应用程序为 K26 SOM 上的生产部署快速开发独特的解决方案。

赛灵思 Versal™ 自适应计算加速平台 (ACAP) 设计方法论是旨在帮助精简 Versal 器件设计进程的一整套最佳实践。鉴于这些设计的规模与复杂性，因此必须通过执行特定步骤与设计任务才能确保设计每个阶段都能成功完成。遵循这些步骤和最佳实践进行操作，这将有助于以尽可能最快且最高效的方式实现期望的设计目标。