ACAP

ACAP(Adaptive Compute Acceleration Platform)是赛灵思(Xilinx)公司提出的概念,表示一种自适应计算加速平台。ACAP 是在 FPGA(可编程门阵列)的基础上演进而来的,结合了 FPGA 的灵活性和可编程性以及 ASIC(专用集成电路)的性能和效率。

ACAP 旨在应对多样化、动态性和高度定制化的计算需求。与传统的 FPGA 不同,ACAP 具有更高级别的自适应性,能够在运行时重新配置其硬件架构,以适应不同的工作负载。这种动态适应性使得 ACAP 在处理各种任务时能够更加高效地利用硬件资源。

Versal GTY/GTYP:使用 PRBS 生成器和检查器

本文涵盖了在 Versal GTY 和 GTYP 中使用模式生成器和检查器时对以下操作的限制

在 Versal VCK190 评估套件上使用器件固件升级 (DFU) 执行 USB 辅助启动模式测试

本文将演示如何在 Versal AI Core 系列 VCK190 评估套件上从 USB 辅助启动模式启动 Linux

Versal 自适应 SoC让 Combo PON方案高性能、易于使用

通信服务提供商往往采用无源光网 (PON) 为最终用户带来高速和低成本的光纤接入

医学影像的未来,AI加持实现更快速准确的判断

新冠疫情已基本宣告结束,但其给医疗系统带来的巨大冲击,仍值得我们深思

Power Design Manager 简介

了解 Versal 器件功耗估计从 XPE 迁移到 PDM 的简易迁移路径

Versal ACAP 600G Channelized Multirate Ethernet Subsystem (DCMAC) LogiCORE IP 产品指南

本文档旨在描述 Versal® ACAP 600G Channelized Multirate Ethernet Subsystem (DCMAC)

Versal Premium SysMon:如何在辅助 SLR 中对 SysMon 寄存器进行寻址

要在辅助 SLR 中启用对 Sysmon 寄存器空间的访问,须在 CIPS 和 NOC GUI 执行多个步骤

Versal GTY - 如何在IP集成器中将单工TX/RX核合并到多个Quad

要为 Versal 的多个Quad创建收发器设置,建议从 Transceiver Bridge IP 开始

Versal ACAP DDRMC - DDR4、LPDDR4 和 LPDDR4X 外部参考时钟设计指南文章

本文旨在呈现使用 DDR4、LPDDR4 或 LPDDR4X 存储器控制器的 Versal ACAP 器件的外部参考时钟电路要求

Versal HBM 系列外部参考时钟设计指南

本文旨在呈现 Versal HBM 器件的外部参考时钟电路要求