ACAP

ACAP(Adaptive Compute Acceleration Platform)是赛灵思(Xilinx)公司提出的概念,表示一种自适应计算加速平台。ACAP 是在 FPGA(可编程门阵列)的基础上演进而来的,结合了 FPGA 的灵活性和可编程性以及 ASIC(专用集成电路)的性能和效率。

ACAP 旨在应对多样化、动态性和高度定制化的计算需求。与传统的 FPGA 不同,ACAP 具有更高级别的自适应性,能够在运行时重新配置其硬件架构,以适应不同的工作负载。这种动态适应性使得 ACAP 在处理各种任务时能够更加高效地利用硬件资源。

Versal GTM如何用tcl命令在IBERT生成QPRBS13序列

关于PRBS13、QPRBS13、PRBS13Q和QPRBS13-CEI的定义

具有专用Versal Premium包和HBM包的Versal GTM 112G长距设计相关性能注意事项

本文着重讲解某些包中的 112G 长距 (LR) GTM 操作的通道选择要求

支持仿真和原型设计的先进技术

了解 AMD Versal™ Premium VP1902 自适应 SoC 如何推动新技术的进步

AMD推出巨型 FPGA

新型 AMD Versal Premium VP1902 有效地将可模拟多达 1850 万个逻辑单元的门数增加了一倍

Versal 自适应 SoC 支持 NEC 部署 mMIMO 无线电单元

NEC选择采用高性能且可扩展的AMD Versal™ AI Core自适应SoC进行设计

如何在 Advanced IO Wizard (XPHY) 中使用 XPIO_VREF

SelectIO架构手册 AM010 描述了如何使用 XPIO_VREF原语来调整 Internal Vref

Versal:HDIO OBUFT 和 IOBUF 三态时序影响

本文则着重探讨 HDIO OBUFT 和 IOBUF 用例

随温度变化的动态电压缩放实现

本文描述了为支持AMD Versal™器件的-2LLI SKU的低温补偿DVS功能而需要实施的硬件和软件变更。

面向 Versal 自适应 SoC 的设计咨询:如果使用 PUF,Vcc_pmc 必须连接到 0.7 VDC

本答复记录旨在描述在部分 Versal 自适应 SoC 器件上使用物理不可克隆功能

Versal GTY/GTYP:使用 PRBS 生成器和检查器

本文涵盖了在 Versal GTY 和 GTYP 中使用模式生成器和检查器时对以下操作的限制