DDR3

DDR3和mig的介绍

judy 在 周五, 02/22/2019 - 15:26 提交

FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制，旨在让大家更快的学习和应用DDR3。本实验和工程基于Digilent的Arty Artix-35T FPGA开发板完成。

【视频】Kintex-7 FPGA DDR3 接口演示

judy 在 周二, 01/08/2019 - 14:19 提交

视频演示了 DDR3 内存的 Kintex-7 FPGA 接口功能。

DDR3 SDRAM IP 的写时序

judy 在 周五, 09/21/2018 - 16:51 提交

作者：OpenSLee ，来源：FPGA开源工作室

1. 背景

这篇文章主要介绍了DDR3IP核的写实现。

Xilinx DDR IP详解与时序分析

judy 在 周一, 08/20/2018 - 10:42 提交

DDR3：使用流程

一. 配置过程
1>首先找到IP核

基于FPGA的DDR3六通道读写防冲突设计

judy 在 周二, 07/31/2018 - 18:00 提交

作者：张凤麒，张延彬，王忠勇；2018年电子技术应用第7期