FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，它具有灵活性和可重配置性，可以根据特定应用的需求在现场进行编程和配置。与固定功能的ASIC（Application-Specific Integrated Circuit）相比，FPGA允许用户根据需要定制逻辑功能和连接，从而实现各种不同的数字电路设计。
编写良好的、可移植的、可重用的 HDL 代码，使设计能够以所需的频率实现，这绝对是一个挑战
在平时工作中，经常会听到哪个FPGA或者某个芯片包含了几百万门，每次听到这种数字，很多FPGA工程师都会一愣一愣的
FPGA职业生涯可以怎么划分？是很多刚入门的FPGA新手们很陌生的一个话题。
作为一名工程师，在项目实施阶段多多少少会遇到需要使用控制理论的应用程序。
让我们从触发器开始，所有触发器都有一个围绕活动时钟沿的建立（setup time）和保持窗口（hold time）
随着FPGA的功能越来越强大，并且有SOC等异构的架构不断演进，硬件设计也有更多的时钟要求
FPGA开发中经常会用到LVDS信号，本文分别介绍intel fpga和xilinx fpga的LVDS信号处理方法。
Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS。
大家使用xilinx的多die FPGA时，或多或少的都遇到过时序收敛问题，那么对于多die的FPGA我们应该如何做好设计了。