从FPGA说起的深度学习（六）-任务并行性
judy 在 周三, 04/12/2023 - 09:32 提交
在本教程中，旨在加深对深度学习和 FPGA 的理解
HLS
关于HLS IP无法编译解决方案
judy 在 周二, 03/21/2023 - 11:10 提交
Xilinx平台的Vivado HLS 和 Vitis HLS 使用的 export_ip 命令会无法导出 IP
在 Vivado 中使用 HLS 创建的IP
judy 在 周四, 09/22/2022 - 09:44 提交
在本实践中，我们将实际实现 HLS 组件作为 FPGA 设计的一部分
HLS最全知识库
judy 在 周五, 09/09/2022 - 09:49 提交
Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS。
RTL与HLS强强联合打造FPGA新开发之路
judy 在 周二, 08/30/2022 - 10:37 提交
Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS。
FPGA Xilinx HLS hls_math.h库
judy 在 周一, 08/29/2022 - 10:14 提交
在HLS中使用ap_fixed数据类型，可以结合硬件特性，很好的控制位宽
HLS for循环优化
judy 在 周二, 05/31/2022 - 09:58 提交
本文通过例子中来解释for循环中的基本概念
HLS 分区能否加速 FPGA布局布线？
judy 在 周三, 05/25/2022 - 09:46 提交
最近，在ACM的FPGA 2022会议上发表了一篇题为“RapidStream: FPGA HLS设计的并行物理实现”的论文，论文中描述了一种非常有趣的方法，通过FPGA设计软件推动HLS设计更快地运行在多核处理器上。
如何修改 HLS 生成的 RTL 代码以进行验证？
judy 在 周一, 03/21/2022 - 15:56 提交
如果我需要修改HLS生成的RTL代码来验证一些问题，我该怎么做？
如何在 HLS 设计中推断 UltraRAM？
judy 在 周二, 03/15/2022 - 11:22 提交
为了推断UltraRAM，你需要在所需的内部阵列上使用一个资源指令。