作者：Aaron Behman/Adam Taylor
随着处理效能、内存密度和系统整合度的提升，嵌入式视觉从传统逐渐扩增到新兴应用领域，市场规模在十年内必有显著增长。而伴随着应用领域越来越多元，影像传感器系统在开发时，所需考虑的面向也变得更加复杂。
视觉系统在各个产业及应用领域中日益普及，甚至每天携带的智能型手机即嵌入式视觉系统的一个例子。这些装置不仅能够从事影像捕捉和影像录制，...
技术
作者：Max Cheng，Ingdan FPGA微信公众号
1. DisplayPort 1.4
DisplayPort是由视频电子标准协会（VESA）标准化的数字式视频接口标准，该接口免认证、免授权金，主要用于视频源与显示器等设备的连接。其中DP1.4可以支持的最高分辨率为8K@60fps。用FPGA实现最高的分辨率，则需要能够提供高达32.4Gb/s的带宽，也就是4lane，...
本文转载自：XILINX开发者社区微信公众号
本文作者：赛灵思产品应用工程师 Wen Chen
在Vitis HLS 工具中，要真正完成AXI总线突发，我们需要一个合适的代码风格并结合恰当的指令设置来达到这个目的。本章节带大家看看如何玩转AXI总线突发读写的代码风格-下。
本文我们将例举几个典型的会导致编译器流水线突发推理（Pipeline Burst Inferencing...
本文转载自： FPGA技术联盟微信公众号
大多数使用Xilinx FPGA的设计者都使用图形用户界面（Graphical User Interface）模式下的ISE项目浏览器和PlanAhead软件。GUI为小项目提供了一个按钮式的流程。
然而，随着FPGA规模越来越大，设计也会越来越复杂，设计团队也变得庞大。在很多情况下，GUI工具阻碍了团队的工作效率，...
“EDA Simulator Link 为我们的 MATLAB 模型与逻辑仿真程序提供了直接协同仿真接口，大大缩短了功能验证开发时间。因此我们可以更早地对设计进行验证，更快地发现问题，完成更多的测试并缩短整个开发周期。”——Jason Plew, Harris Corporation
挑战
简化测试信号处理 FPGA 实现所用的耗时的手工流程
解决方案
使用 EDA...
本文转载自： XILINX开发者社区微信公众号
本文作者：赛灵思产品应用工程师 Wen Chen
在Vitis HLS 工具中，要真正完成AXI总线突发，我们需要一个合适的代码风格并结合恰当的指令设置来达到这个目的。本章节带大家看看如何玩转AXI总线突发读写的代码风格-上。
突发读写的HLS 代码风格优化：
HLS编译器所能识别的突发读写有顺序突发(sequential...
本文转载自： XILINX开发者社区
2021自适应计算挑战赛赛程已过半，近期在开发设计过程中，我们收到众多开发者对于硬件板卡的资料查找询问。XILINX开发者社区特此整理了关于3个硬件赛道板卡在项目设计和开发时的时间周期安排与各硬件设计时做需要的资料介绍，希望对大家有所帮助。
Kria SOM KV260
参考资料：
Introduce:
https...
作者：Hello，Panda
前一阵子，熊猫君开发了一套Sony SLVS-EC的图像传感器接口数据接收IP，最近稍微闲了一些，码一点字儿分享一下。
SLVS-EC是Sony推出的接口标准，目前版本已经发展到v2.0，是他们家的一个私有标准，主要是为了满足大靶面、高速图像传感器对大带宽的要求，在V2.0版本下，单lane的带宽已经到了约4.752Gbps，这里说的“约”，...
本文转载自： Tronlong创龙科技
前 言
本文主要介绍基于OpenAMP框架的双核ARM通信案例的使用说明，CPU0(Master)运行Linux系统，CPU1(Remote)运行裸机或FreeRTOS程序。CPU0使用remoteproc加载CPU1程序，并对CPU1进行配置。
图 1
OpenAMP详细开发说明可查阅官方文档：
https://china...
为了更好地为2021赛灵思自适应计算挑战赛的参赛者提供赛事支持，由赛灵思团队举办的答疑会 Office Hour #1 已于12.15日完成，我们邀请到了众多Xilinx的软硬件技术工程师与专家，专门针对3个赛道提供软硬件答疑。
赛灵思开发者社区特整理了文字版的答疑以及整合了近期收到的各类问题，供各位参考：
Q1：KV260入门套件中是否提供载卡原理图？
A: 提供，...
并非所有成像系统都需要昂贵。可以直接使用成本优化的 FPGA 和 CMOS 图像传感器来创建解决方案。
介绍
开发嵌入式视觉系统不需要使用昂贵的 FPGA 或 SoC、大型帧缓冲存储器和外部摄像头。
我们可以使用直接与 CMOS 传感器连接的成本优化的 FPGA / SoC 来开发非常强大的图像处理系统。这允许创建一种解决方案，该解决方案不仅可以实现成本目标，...
本文转载自： 歪睿老哥 微信公众号
如何成长为一个合格的FPGA工程师？
武林中，乾坤大挪移有七层的修炼境界，FPGA工程师技术修炼之路也是如此。
第一层：熟悉代码，能做仿真。
作为FPGA初级工程师，首先应该要会写veriog代码，会写testbench。会用modelsim或者VCS仿真工具。能够写模块级别的代码，能够仿真，算是精通第一层。
虽然第一层看似简单，...
作者：Albert Wei，来源：Ingdan FPGA微信公众号
1、概述
在实际应用中有很多FPGA板卡离工程师是有一定的距离，导致升级FPGA的mcs文件需要到现场，这样不方便也浪费时间。为此我们实现了基于通用网络传输方式来做远程升级的方案。此方案框图如下所示，本方案硬件平台基于米联客KU040FA板卡来做实现，当然此方案适用Xilinx的其他型号FPGA芯片。...
作者：Ken Shirriff，来源：EETOP
现场可编程门阵列（FPGA）可以实现任意数字逻辑，从微处理器到视频生成器或加密矿机，一应俱全。FPGA由许多逻辑模块组成，每个逻辑模块通常由触发器和逻辑功能以及连接逻辑模块的路由网络组成。FPGA的特殊之处在于它是可编程的硬件：您可以重新定义每个逻辑块及其之间的连接，用来构建复杂的数字电路，而无需物理上连接各个门和触发器，...
本方案利用 HLS 功能创建图像处理解决方案，在可编程逻辑中实现边缘检测 (Sobel)。
介绍
高级综合 (HLS) 允许我们在开发 FPGA 应用程序时在更高的抽象级别上工作，如果是商业项目，有望节省时间并降低非经常性成本。
HLS 的一个重要应用是图像或信号处理，我们可能已经用 C 或 C++ 创建了一个高级模型，或者我们希望使用开源行业标准框架，例如 OpenCV。...
作者：Giulio Corradi，Víctor Mayoral-Vilches，赛灵思公司
传统的机器人软件开发，是使用预定义的架构和约束条件在给定机器人CPU中进行功能程序设计。然而采用自我调整运算后，构建机器人行为则是在进行架构程序设计。透过采用自我调整运算，机器人专家能在运行中适配机器人运算系统的一个或多个属性(如它的确定性、功耗、安全态势或吞吐量)。
机器人专家花费大量时间...
Switchback 战斗机器人
是时候准备好收看一场冲击视觉的大战并为之欢呼了！请通过您身边的屏幕收看探索频道的 BattleBots® 系列电视剧第六季，关注赛灵思。在与 Rev Robotics 的合作中，赛灵思是战斗机器人 Switchback 的赞助商。
《战斗机器人》(BattleBots) 是一部长期上演的美国电视剧，在国际上也有播出，...
赛灵思 Versal® 自适应计算加速平台 (ACAP) 设计方法论是旨在帮助精简 Versal 器件设计进程的一整套最佳实践。鉴于这些设计的规模与复杂性，因此必须通过执行特定步骤与设计任务才能确保设计每个阶段都能成功完成。本篇用户指南共收录五个章节，如需阅读更多相关内容，欢迎移步文末下载完整版查阅。
1. PCB布局建议
在设计 PCB 时应考量与器件连接速度最快的信号。...
本文转载自： XILINX开发者社区
概述：
众所周知，将受过良好训练的神经网络模型成功部署到 AI 推理硬件上，需要花费一定的时间，采用 Vitis AI 在 FPGA 上部署的情况也一样。实际因素之一是真实的神经网络模型在结构或算子的设计上极为不同，这导致了同一个网络模型的不同部分不能被加速引擎完整加速的问题。一般情况下，我们针对 DPU 或CPU 处理器将模型划分为多个子图，...
问题：
SDK - 如何使用系统调试器查看全局变量？
解放方法：
要查看全局变量，请按照以下步骤操作：
1. 将Expressions窗口添加到 Debug 透视图：
2. 添加新表达式：
3. 添加全局变量名，在Expressions View中查看：
4. 此外，通过右键单击表达式并选择显示为数组，指针可以显示为数组：
5....
作者：HankFu，文章来源：博客园
由于要满足尽量多的客户需求，Xilinx的默认linux kernel的配置，包含了尽可能多的常用模块。实际嵌入式产品中，很多模块用不到。
如果在linux kernel的编译目录，搜索所有目标(.o)文件，就能发现那些模块被编译到linux kernel中。对于不用的模块，可以配置linux kernel，去掉它们。...
说明
项目许可证和网站许可证之间的区别是什么？
例如，我想决定购买EF-DI-CORE-IP-PROJ（项目许可）还是EF-DI-CORE-IP-SITE（站点许可）？
解决方法
两种许可证都允许生成和使用相同的功能集。
站点许可证将核心的使用限制在一个地理 "站点 "内开发的设计。
核心许可协议的标准条款将核心的使用许可给一个站点，它定义为指定 "站点 "...
作者：HankFu，来源：博客园
编译OpenCV
做测试时需要用OpenCV。虽然网络上有大量的关于编译OpenCV的教程，但是还是遇到了问题。因此记录了编译的过程，希望以后能更加顺利。
依赖
安装依赖包
编译环境时Ubuntu 18.04。先在Ubuntu 18.04安装各种软件。
sudo apt-get update
sudo apt-get upgrade...
有两种方法可以从 ELF 文件中获取反汇编代码。
反汇编视图
这种方法只有在目标程序中运行Debug会话时才有效。
在SDK中，进入Window > Show View > Other，然后输入disassembly，添加窗口，它就会显示加载的ELF文件的反汇编视图。
OBJDUMP
使用objdump binutil显示对象文件的信息，将ELF文件中的反汇编代码转储到...
本文转载自： AI加速微信公众号
问题的提出
LSTM是一种循环神经网络，它解决了以往RNN中存在的长期依赖问题（采用门控信号来避免梯度消失和爆炸，同时增强了对过去信息的记录能力），现在被广泛的应用于NLP领域。LSTM也是一个多层网络，在实际应用中网络会更复杂一些，比如在语音识别中多层LSTM前往往还有对于语音信号的提取（包括FFT，离散余弦变换等）。一层的LSTM表达式如下所示...
有两种方法可以获取给定 ELF 文件的大小。
构建控制台
作为编译过程的一部分，输出对象文件的大小显示在 SDK 的构建控制台中。
尺寸
使用size binutil 列出对象或存档文件的部分大小。
mb-size {ELF file name}
arm-none-eabi-size {ELF file name}
armr5-none-eabi-size {ELF...
本文转载自：电路设计技能微信公众号
介绍
发动机管理几乎从未被认为是获得更好燃油经济性的一种方式。但在燃油价格不断上涨的今天，可以非常有效地使用电子技术来提高燃油经济性。您可以享受驾驶的每一分钟，而不仅仅是在您放下脚时，这是一项好处。此外，使用 FPGA 实现 ECU 也是一个很大的优势，因为它可以轻松地重新配置。
提供了一种用于在逐个循环的基础上控制内燃机的方法。该方法包括...
作者：Michelle Tan，ADI公司产品应用工程师
摘要
本文深入探讨了跳频(FH)的概念，以及如何通过灵活设计 ADRV9002 SDR 收发器的锁相环(PLL)架构来实现四大跳频特性。这些特性可为用户提供强大的跳频功能，让他们能够处理单通道和双通道操作模式下的Link 16和快速实时载波频率负载等应用。此外，跳频与多芯片同步(MCS)和数字预失真(DPD)...
作者： 申墨-歪睿老哥，文章来源： 歪睿老哥微信公众号
1：FPGA与生产力
FPGA被称为万能芯片，通过逻辑编程，可以实现基本上所有功能，其具体原理可见《大话FPGA-“万能的芯片？”》。
那么问题来了，所以如果用FPGA加速人工智能，实现深度学习算法，难度大不大？
难度很大！
如果从AI算法开始，然后从verilog开始编写，调试，优化，...
BY Wen Chen
随着高层次综合工具的代代提升，RTL设计经验的设计者可以精准控制AXI 总线的突发读写，在Vitis HLS 工具中也可以逐步实现了。当一个C++加速函数的端口被指定为M_AXI时，HLS工具会生成一个AXI 总线适配器，精确地控制读写的。本文给大家分享系统级别的一些宏观概念以及如何预估 HLS 内核向 DDR 发送突发读写在各个步骤中的延迟。...
作者： HankFu，文章来源：博客园
PetaLinux新特性，可以指定Linux configuration。Linux configuration文件要放在Linux代码的目录arch/arm64/configs里。使用petalinux-config配置时，指定文件名就可以，不用指定目录。所以最好一起用Linux configuration和Linux external...
作者：HankFu，本文转载自：博客园
Xilinx 发布的Linux Kernel，默认包含了以下选项：
Filesystem: ISO9660_FS, uefi, efivarfs, btrfs,reiserfs,jfs,xfs, nfs, ecryptfs。
wireless network: bluetooth, mac80211, WiMAX, RF switch, wlan...
Kintex UltraScale FPGA KCU105 评估套件使用 MAX15301 及 MAX15303 PMBus 稳压器以及 MAX20751E 主控基于 Maxim PMBus 的电源系统。
MAX20751E 器件可进行重新编程，仅限 4 次。
如果在 KCU105 上遇到了电源问题，可能就必须使用 Maxim InTune PowerTool 线缆重新编程这些器件...
作者： Jeson Zhang，文章来源： Ingdan FPGA微信公众号
1. 什么是DFX
从Vivado2019.1开始，Xilinx为之前的Partial Reconfiguration（部分重配置）功能取了个新名字--Dynamic Function eXchange（动态功能交换），在Vivado ML 2021.1, DFX是一项基本特性，...
在过去十年，人工智能和机器学习算法有了长足发展。这些发展主要体现在视觉相关的应用上。2012年，AlexNet从ImageNet大规模视觉识别挑战赛胜出(ILSVRC)，成为首个使用反向传播算法完成训练的深度神经网络。与传统的浅网络相比，性能产生近10%的成长，预测精度跻身前5位。
这个重大发展是一个转折点。从那时起，深度神经网络在性能/精度两个方面不断迎来巨大进展。...
本文转载自： XILINX开发者社区微信公众号
已注册并登录 Xilinx 产品许可证站点，在尝试下载 Xilinx 工具的时候，偶尔会弹出一条 “出口合规警示” 的提示消息。
这条消息代表了什么？
该如何操作才能继续下载？
解决方法：
美国出口法规要求在访问 Xilinx.com 账户之前，需要验证您的名字、姓氏、公司名称和出货地址，请确保您所提供的信息准确完整，...
我在 Vivado 中有个 VHDL 项目。 UG900 用户指南指出： “后综合和后实现时序仿真仅就 Verilog 提供支持。不支持 VHDL 时序仿真。” 这是否意味着我不能在 VHDL 项目中运行时序仿真？ 该项目有没有运行时序仿真的办法？
解决方法：
UG900 澄清，没有面向 VHDL 语言的 SIMPRIM 库模型。因此，我们不能用这个语言运行时序仿真。...
本文转载自：XILINX开发者社区微信公众号
在某些情况下，比如远程工作时，可能需要访问本地的器件。
本篇简介教程演示了如何共享并访问位于远程实验室内的开发板或归其它同事所有的开发板。
本教程分 2 个部分：
第 1 部分：必须由开发板所有者执行的任务。
第 2 部分：必须由此开发板的访问者执行的任务。
骤 1：共享开发板
将此开发板通过 USB...
摘要：该文分析了多通道宽带通信平台需求和技术特征，提出了一种基于集成射频芯片AD9371 和Zynq UltraScale+ MPSOC 的多通道宽带通信平台解决方案，详细介绍了集成射频芯片AD9371 和Zynq UltraScale+MPSOC内部组成原理，并且基于该平台进行了QPSK算法验证，结果表明该平台性能优越，满足下一代宽带通信平台需求。
引言
随着社会的发展，...
作者：Nick Liu ，文章来源：Ingdan FPGA微信公众号
Xilinx器件进位链功能描述
FPGA芯片的三个主要资源主要包括可配置逻辑单元（CLB）、存储单元、运算单元、一流的I / O资源和布线资源等。其中，CLB在FPGA中最丰富，在7系列的FPGA中，一个CLB中有两个Slice，Slice中包含4个LUT6、3个数据选择器MUX，两个独立进位链（Carry4，...
Kintex UltraScale+ FPGA KCU116 评估套件使用 MAX15301 及 MAX15303 PMBus 稳压器以及 MAX20751E 主控基于 Maxim PMBus 的电源系统。
MAX20751E 器件可进行编程，仅限 4 次。
如果在 KCU116 上遇到了电源问题，可能就必须使用 Maxim InTune PowerTool 线缆重新编程这些器件...
如果要在 UltraScale+ 器件中执行手动眼扫描，重新排列程序会导致 PCIe 重新训练，降至第一代产品的速度，并停留在那里。
解决方法：
该问题已在内部系统 IBERT PCIe 设计中解决。
如果 您选择将内部系统 IBERT (ISI) 添加至 PCIe 设计（先选择选项然后转向调试选项选项卡），所需的额外逻辑将随内部系统 IBERT 添加至该设计。...
本文转载自： XILINX开发者社区微信公众号
本文投稿作者: zst123 (github.com/zst123)
信息通信和电子爱好者, 热衷于钻研新技术。
使用 Ultra96-V2 进行边缘 AI 和图像处理的分布式移动办公办公室管理可扩展解决方案。
项目简介
在这个项目中，我将创建一款用于智能办公室移动办公布局的应用。
现代办公室正在广泛采用“...
Verilog macro 可进行如下定义。
1. 添加综合选项 "-verilog_define MACRO_NAME=MACRO_VALUE"。
2. 在一个文件中定义宏，并通过右击文件将其设置为 "Global Include" 。
3. 在 Project Settings -> Language Options -> Generics/Parameters，...
本文转载自： XILINX开发者社区微信公众号
Vitis™ 视频分析 SDK构建自己的智能视频分析解决方案
Vitis™ 视频分析 SDK 旨在 Xilinx 目标平台或您自己的平台上构建和部署支持人工智能功能的智能视频分析解决方案的完整软件堆栈。它从 USB/MIPI 摄像头输入，通过 RTSP 从文件或数据流获取视频，并使用 Vitis AI 从像素点为各种使用案例生成深度洞察...
BittWare的Loopback例子演示了几件事。
如何在设计中充分使用赛灵思CMAC。这包括根据DAC电缆长度设置Serdes传输预加重值。它还包括配置可选的AN/LT功能和处理从活动QSFP收发器接收的中断。
如何使用Xilinx HLS/C++来配置数据包处理管道。BittWare推荐使用HLS/C++而不是使用RTL或P4进行数据包处理。...
1、什么是Setup 和Holdup时间？
答：Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time。如不满足setup time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，...
《UltraFast 设计方法时序收敛快捷参考指南》提供了以下分步骤流程， 用于根据《UltraFast设计方法指南》（ UG949 ）中的建议快速完成时序收敛：
1. 初始设计检查：在实现设计前审核资源利用率、逻辑层次和时序约束。
2. 时序基线设定：在每个实现步骤后检查并解决时序违例，从而帮助布线后收敛时序。
3. 时序违例解决：识别建立时间违例或保持时间违例的根源，...
作者：Aaron Zhang，本文转载自： Ingdan FPGA微信公众号
一 1588协议简介
IEEE 1588 是一个精密时间协议 (PTP)，用于同步计算机网络中的时钟。在局域网中，它能将时钟精确度控制在亚微秒范围内，使其适于测量和控制系统。IEEE 1588 标准为时钟分配定义了一个主从式架构，由一个或多个网段及一个或多个时钟组成。TSN 网络中时间同步协议使用...
根据用户指南，要符合预配置 BSDL 文件描述要求，PUDC_B 应该设置为 1。
在实际 BSDL 文件中，我只看到了 PROGRAM_B 的合规性：
-- 合规性启用描述
XCVU095_FFVD1924 的属性 COMPLIANCE_PATTERNS：
"(PROGRAM_B) (1)";
因此这真的是一个合规性问题吗？如何 PUDC_B...