做过 DDR3 的人基本都有一个共识：这东西不是“写出来”的，是“磨出来”的。很多时候你看着工程干干净净、IP 也是官方的、仿真也没问题，但一上板就是校准卡死、随机错误、或者时序一片红。折腾几天之后才发现，问题根本不在你一开始盯的地方。下面这几个坑，我自己和身边不少人都反复踩过，说不上理论多深，但很“真实”。第一个坑：以为只要盯住时序报告，就能解决所有问题。这是最常见的误判，...
技术
02 构建项目并通过仿真运行AIE
1.在FLOW导航器中，确保选择了simple_aie_application组件，然后在AIE SIMULATOR/HARDWARE下点击【Build】
2.要运行System C仿真（称为Emulation-AIE或AIE SIMULATOR），请在FLOW导航器中，选择simple_aie_application组件，然后单击AIE...
本篇博文旨在演示如何使用 .mem 文件来初始化 ROM 并从 PS-APU 读取内容。
AMD 参数化宏存储器：
AMD 参数化宏 (XPM) 是一种根据用户指定的要求创建 RAM 和 ROM 结构的工具。在 XPM 代码中，您可以指定多个泛型参数，包括存储器大小、时钟模式、存储器初始化文件、存储器原语等。
然后，AMD Vivado™...
引言：
在芯片设计的 FPGA 原型验证（ FPGA Prototyping ）阶段，设计师会先在 FPGA 上构建一个接近真实的芯片原型，用以进行早期软件调试和系统级验证。当前，随着 DDR5/LPDDR5 成为高性能 SoC （尤其是集成 CPU 的高端芯片）的主流内存标准。然而，主流的FPGA硬件存在 I/O 电气标准不兼容，PHY 接口规格不适配等障碍。更换 SoC...
02 在vitis软件中构建平台
1.打开Vitis IDE，并选择一个工作区；2.在选择界面，选Create Platform Component，或者在File->New Component->Platform。
3.设置平台名base_pfm_evm190，点击【Next】
4.选择Hardware Design，使用我们生成导出的XSA文件，然后点击【...
作者：Fisher Yang，文章来源：FPGA FAE技术分享选集
前言
MIPI（Mobile Industry Processor Interface）联盟制定的物理层接口标准是现代移动设备和嵌入式视觉系统的核心互联技术。在摄像头、显示屏等高速图像传输场景中，MIPI接口凭借其低功耗、高带宽、差分信号抗干扰等优势，已成为智能手机、汽车摄像头、工业视觉等领域的事实标准。...
作者：Ravichandra Pratap Garikipudi，AMD 工程师，文章来源：Xilinx开发者社区
本文解释了当 DCMAC 线速率为 106.25 Gb/s 时，如何选择偶数活动通道或奇数活动通道。
背景：
GTM 四通道可以在全密度模式或半密度模式下工作。在全密度模式下，四通道中的全部 4 条通道均可正常工作。在半密度模式下，四通道中只有 2 条通道可以工作...
B.3 系统对象
系统对象是MATLAB中类的特化，定义了一组特定的方法，使初始化、运行时操作和资源释放过程更加简便。
类本质上是一组共享一组称为参数的变量的函数集合。这些参数在类中定义，并具有确定的作用域范围。尽管许多方法由系统对象实现，但用户应重点理解的三个主要方法是setupImpl、 stepImpl和releaseImpl。它们的写法如下...
作者：AndySun，文章来源：亚科鸿禹
随着芯片设计复杂度呈指数级攀升，从几千个晶体管的简单芯片，到如今数十亿门级的SoC、AI处理器，原型验证的难度也随之陡增。工程师们不仅需要让芯片设计在接近真实世界的环境中高速运行，更需要精准捕捉隐藏在复杂逻辑中的细微缺陷——这些缺陷可能是一个信号延迟、一次协议交互异常，也可能是一段逻辑漏洞，一旦进入流片环节，将造成不可逆的损失。而在这场“缺陷追捕战...
B.1. MATLAB 介绍
MATLAB广泛应用于所有应用数学领域，以及大学教育与科研和工业界。MATLAB代表矩阵实验室，软件核心基于向量和矩阵构建。因此，该软件尤其适合解决线性代数问题，同时也能用于代数方程、微分方程及数值积分的求解。
MATLAB拥有一套图形工具，能够生成高级二维和三维图形用户界面及数据绘图。MATLAB还配备多个工具箱，支持通信、信号处理、...
作者：Fisher Yang，文章来源：FPGA FAE技术分享选集
前言
USB（Universal Serial Bus，通用串行总线）是当今最广泛使用的外设接口标准之一，从键盘鼠标到高速固态硬盘，几乎覆盖了所有外设连接场景。随着USB规范不断演进，接口速率从最初的1.5 Mbps发展到如今的40 Gbps（USB4 Gen3x2），性能提升超过两万倍。...
Unico 为工业自动化领域处于新技术前沿的企业构建变速驱动器和控制系统。变速驱动器（ VSD ），也称为变频驱动器（ VFD ），是一种用于控制电机速度和扭矩的电子设备。其主要功能是调节从主电源到电机的电能流动。该公司开发的产品涵盖多种应用领域，包括电动汽车（ EV ）组件（电池、逆变器、电机）测试台、石油和天然气行业系统以及金属成型控制应用。这些解决方案均可定制以满足各种应用需求。...
作者：Iris Yang，AMD工程师；文章来源：AMD开发者社区
在基于 AMD FPGA 的 PCIe 解决方案中，Tandem PCIe 常用于缩短系统上电后的链路建立时间。在实际项目中， Windows 驱动适配过程中需要注意一个兼容性问题。（此问题在Linux 中不存在）本文对该问题进行简要分析，并给出解决建议，供相关开发人员参考。
问题描述
在如下环境中进行测试...
11.1.2 强化学习
另一种近年来受到高度关注的决策过程是强化学习，它属于机器学习的一种。如图11.3所示，强化学习采用一个代理，该代理以先前动作的奖励和关联状态作为输入，进而确定新的动作。
该动作可以是任意操作，但在构建认知无线电引擎时，动作主要为特定无线电配置，以确保通信系统在如色散性无线信道等现有运行条件下表现良好。接收机根据动作计算得到的最终奖励，...
本文作者：AMD 工程师 Iris Yang，文章来源：Xilinx开发者社区
概述
在 QDMA 设计中，功能与队列通过 FMAP 进行映射。驱动程序需配置 SW context 和 Host Profile，以定义队列行为（如流量分配、内存属性等）。默认仿真设计中，所有流量经由 NOC0。本文章展示如何启用 NOC1 以及使用额外 mm_channel 配置，以提升系统性能...
作者：Mignon，文章来源：易灵思官微
SiP系统级封装：在有限空间里，释放更多算力
在嵌入式视觉、边缘计算与智能设备快速发展的今天，对很多工程师来说，一个现实的问题越来越明显：算力在增长，但板级空间、功耗与供应链复杂度却在不断受限。
基于易灵思成熟的16nm钛金系列FPGA，为解决上述问题，现已推出多款SiP产品，充分适应不同的DRAM/Flash组合需求。...
作者：Zhang Cheng，文章来源：AMD开发者社区
在上一篇Blog基于XPHY构建源同步接口（二）中主要说明了如何设置IP并完成仿真验证，本文将基于之前建立的工程在VPK180上做实际测试。
1.管脚约束
为了适配VPK180和XM-107的硬件，需要按照XM-107 Loopback卡的连接关系约束管脚，下图是XM-107的物理连接：
图中可以看到，LA[...
11.1. 认知无线电
认知无线电的概念由约瑟夫·米托拉于2000年提出[1]，这是一种强大的通信方法论，网络中的每个无线电都具备感知环境、调整运行行为以及动态学习新情形的能力（参见图11.1）。正因认知无线电具备感知、调整和学习的能力，其所依赖的通信系统必须具备高度的灵活性。因此，软件定义无线电技术非常适合实现基于认知无线电的通信系统。...
作者： Tawfeeq Ahmad
随着量子计算的进步，它对传统加密方法构成了前所未有的挑战。曾经视为安全的算法，如 RSA 和 ECC，可能很快会变得脆弱，在量子攻击下几秒钟就会被破解。这一新兴现实要求我们向后量子密码学 (PQC) 过渡——这是一类新型的密码算法，旨在确保即使是在量子时代数据也安全。
认识到这一演变的紧迫性，FPGA 和嵌入式计算平台领域的领导者 iWave...
10.7. 均衡
接收机的最后一部分是均衡器，负责减弱信道影响并消除接收信号中残留的相位或频率偏移。此技术在OFDM解调之后执行。
循环前缀的主要优势之一在于，它有助于将发射信号s[n]与信道脉冲响应h[n]之间的线性卷积转化为逐符号的循环卷积。为了清楚说明这一点，我们将详细观察一个带循环前缀的正交频分复用符号，该符号从时间点n=0开始。用s[0]表示，……，s[2N−1]...
作者：Fisher Yang，文章来源：FPGA FAE技术分享选集
前言
PCIe（Peripheral Component Interconnect Express）是当今高性能计算领域最重要的高速串行总线标准之一，广泛应用于GPU、NVMe SSD、FPGA加速卡、网卡等高带宽外设的互联。随着数据中心、AI推理、边缘计算等应用对带宽需求的持续增长，PCIe标准也在不断演进，...
10.4 数据包检测
预同步码中LSTF结构的设计依据Schmidl和Cox的研究成果[12]。 他们在论文中提出了一种符号时序恢复策略，该策略通过在时域中搜索具有两个完全相同半部分的训练符号来实现，该符号经过信道传输后仍保持相同，但因载波频率偏移而产生相位差。训练符号的两个半部分通过在偶数频率上传输伪随机噪声（PN）序列，并在奇数频率上置零，使其在IFFT之后保持相同。...
作者：赵瑜斌，文章来源：IC后摩号
近存计算(near memory computing, NMC)将计算单元与存储单元物理紧耦合，在数据“原地”附近完成处理，大幅降低数据搬运带来的能耗和延迟。它突破了以CPU/GPU为核心的冯·诺依曼瓶颈，是AI、大数据时代走向“存算一体”的重要里程碑，开启了以数据为中心的架构革命。
概述
在传统冯·诺依曼架构中，CPU与存储通过总线连接，...
文章来源：：威视锐科技
迄今为止，我们已经研究了几种单载波调制方案，其中输入的二进制位通过载波信号以中心频率fc进行调制。
然而，传输数据的方式还有其他方法，其中包括一种称为多载波调制的技术。多载波调制（MCM）不是只有一个中心频率，而是将串行输入数据复用成多个并行数据流，并通过独立的子载波进行传输。这些子载波可以分别进行调制和操作，从而实现对信道的优化。...
作者：赵瑜斌Robin，来源：IC后摩号
存储芯粒从传统2D DRAM瓶颈出发，经3D堆叠（HBM/HMC）提升带宽，演进至近存/存内计算架构，将算力移至数据旁以突破“存储墙”不断突破实现高能效处理。
1. 存储芯粒概述
爆炸式增长的数据迫切需要具有更大容量、更高带宽和更高能效的存储器：主流存储器的制备技术相对成熟，但集成密度和能效相对弱；新兴存储器则恰恰相反。架构上，...
作者：Fisher Yang，文章来源：：FPGA FAE技术分享选集
前言
开普勒KPL3858评估板搭载AMD Versal AI Edge Series Gen 2器件（2VE3858），板上共有四个以太网接口：一个PS侧10G SFP28光口、一个PS侧1G RJ45网口，以及两个PL侧1G以太网接口。本篇逐一介绍这四个接口的硬件架构和测试方法。
其中PS...
作者：赵瑜斌robin，文章来源：IC后摩号
动态随机存取存储器（DRAM）是计算机系统中的一种组件，处理器利用它来迅速存储进行每秒数十亿次计算所需的信息。在 DRAM 芯片内部，主要包含存储单元阵列和周边逻辑电路。本文通过DRAM层次化结构与操作命令调度，快速了解DRAM底层工作原理。
DRAM主要构成
掺杂(doped)的硅芯片上微小区域的两个端子之间有电流流动。...
本篇RTC中断讲解，选自ALINX 黑金云课堂 FPGA 免费直播课。该课程由 ALINX 资深工程师团队倾力打造，从 0 到 1 系统化教学，帮助每位工程师跨过 FPGA 开发门槛。
RTC 中断
RTC 基础特性与计数器原理
供电特性采用双电源供电，VCC_PSAUX 优先，断电时自动切换至VCC_PSBATT电池供电，保证持续计时。...
作者：Tim Chen，文章来源：亚科鸿禹
逻辑综合
在我们谈论智能手机、人工智能芯片等现代科技奇迹时，其核心都是一块指甲盖大小的芯片。这块芯片上布满了数十亿甚至上百亿个晶体管。如此庞大复杂的设计，是如何从工程师的一个想法变成现实的呢？其中一个非常关键、非常神奇的步骤就是——逻辑综合。
1. 什么是逻辑综合 – Logic Synthesis
我们可以用一个比喻来理解...
当前，无线通信、汽车电子、医疗影像等领域快速发展，持续推动新一代ADC和DAC向更高分辨率与更高采样率不断突破。作为模块间数据交互的核心支撑，高速接口技术同步迎来迭代升级。JESD204接口标准应运而生，通过高速串行链路实现转换器与FPGA、ASIC之间高效稳定的数据传输，有效优化并行接口在引脚数量、时序对齐等方面的设计复杂度，成为高速数据转换领域的主流技术方向。
图1：...
简介
DisplayPort（DP）是由视频电子标准协会（VESA）制定的高性能数字视频接口，专为高分辨率显示器和多屏应用设计。
智多晶DisplayPort_RX IP遵循《VESA DisplayPort Standard V1.2a》标准，适用于PC、GPU视频接收或工业视频采集等应用。
IP特性
支持1、2、4 通道
支持线速率1.62、2.7、5.4Gb/...
本篇VMware Ubuntu 开发环境安装教程，选自 ALINX 黑金云课堂 FPGA 免费直播课。该课程由 ALINX 资深工程师团队倾力打造，从 0 到 1 系统化教学，帮助每位工程师跨过 FPGA 开发门槛。
VMware Ubuntu安装
VMware安装介绍
前往 VMware官网 下载 VMware Workstation
设置并安装Ubuntu
前往...
以更快、更广、更简为核心，Altera 正式推出 Quartus® Prime Pro 26.1 版本。新版本实现了更高效的编译与时序收敛、更顺畅的开发者设计流程，并简化了用户操作与 AI 集成体验，可助力开发者们更轻松地优化 FPGA 开发流程、加速创新。无论您是聚焦功耗优化、系统设计升级，还是 AI 工作流加速，Quartus® Prime Pro 26.1 版本都能更好地适配您的开发需求...
本文作者：AMD 工程师 Siddharth Mungari
本篇文章包含一份调试检查表，它是对 AMD Zynq™ UltraScale+™ RFSoC 评估套件（ZCU208、ZCU216、ZCU111 和 ZCU670）上评估板相关问题进行故障排除的重要资源。
AMD Zynq UltraScale+ RFSoC 评估套件调试检查表：ZCU208、ZCU216、ZCU111 和...
作者：Fisher Yang，文章来源：FPGA FAE技术分享选集
前言
在前三篇文章中，我们完成了开普勒KPL3858的开箱上电、UFS烧录启动以及LPDDR5X-8533内存子系统的介绍和性能测试。本篇聚焦KPL3858上的高速串行收发器（GTYP Transceiver）——通过AMD官方提供的IBERT（Integrated Bit Error Ratio Tester）...
9.4 接收机实现
针对在接收机结构中实际实现均衡器，依据系统需求，我们可采用多种设计策略。
一个合理的设计视角是考虑完成给定信道环境均衡所需的训练数据量。这里涉及三个方面：信道长度、均衡器的收敛性以及信道的动态特性。
训练数据通常限制于预同步码序列内，所选长度将依据最大值L，随后确定M的数值。
1当信道为动态，即信道相较于帧长度在较短时间内发生变化时，...
作者：Fisher Yang，文章来源：FPGA FAE技术分享选集
前言
在前两篇文章中，我们完成了开普勒KPL3858的开箱上电和UFS烧录启动。本篇聚焦KPL3858上最值得关注的硬件特性之一 —— LPDDR5X-8533高速内存子系统。
KPL3858搭载的Versal AI Edge Gen2器件（2VE3858）内置5个DDRMC5E内存控制器，...
作者：Fisher Yang，文章来源：FPGA FAE技术分享选集前言在上一篇中，我们完成了KPL3858 的开箱体验，并介绍了通过 OSPI + SD 卡多阶段启动进入 Linux 系统的完整流程。本篇聚焦 UFS（Universal Flash Storage） —— KPL3858 板载的高速存储介质，详细介绍 UFS 的硬件接口特性、在 Versal Gen2 上的优势，以及如何将...
作者：Fisher Yang，文章来源：FPGA FAE技术分享选集前言AMD Versal AI Edge 系列第二代（Versal Gen2）是 AMD 推出的新一代异构自适应 SoC，将 AI 引擎（AIE-ML v2）、DSP 引擎、可编程逻辑（PL）和处理器系统（PS）高度集成于单颗芯片。相比第一代 Versal，标量计算能力提升高达 10 倍，AI 引擎效率大幅提升，面向汽车（...
9.3 均衡器与信道估计不同，均衡器尝试消除信道影响并在可能的情况下去除干扰。与信道估计类似，为了减小信道效应，需对源数据有所了解，以训练接收机中的均衡器。通常，这些信息包含在帧的预同步码序列或头部信息中，因为在逻辑操作中我们总会传输一些未知数据，即载荷。本文将讨论几种自适应均衡器的实现方式，但文献中存在众多变体和替代方案[5]。均衡器以不同于第9.2节的视角处理滤波器演化问题。...
作者：Chen Shaoyi，AMD工程师；来源：AMD开发者社区在高速数字系统设计中，信号完整性（SI, Signal Integrity）分析是确保系统可靠性的关键步骤。HyperLynx 作为主流 SI/PI 仿真工具，能够方便地对来自 Allegro 的 PCB 设计进行建模与仿真。本文将详细介绍如何将 Allegro 的 PCB 文件导入 HyperLynx，并以差分信号为例，...
作者：Barley Li，DigiKey 亚太区技术内容应用工程经理边缘侧的人工智能（Edge AI）在实际应用中，很少只是单纯的推理计算。真实部署通常还包括高速输入/输出（I/O）、信号调理以及实时控制环路，而且这些功能需要并发执行。这类多功能负载要求系统具备高度协同能力与确定性，而这些恰恰是设计人员在使用主流 AI 硬件时较难实现的。有两个因素进一步加剧了这一问题。首先，AI...
作者：赵瑜斌Robin，来源：IC后摩号先进处理器(CPU、GPU等)遭遇利用率墙时，开发重心从制造工艺转向工艺感知型计算机架构，聚焦能效。流语义寄存器(Stream Semantic Registers, SSR)：轻量、非侵入式的 RISC‑V 指令集扩展，将内存访问隐式编码为寄存器读写，大幅消除加载 / 存储指令。Content1 概述2 架构核心架构数据移除器中断与异常存储系统3...
8.4 信道编码 既然我们能够成功地跨无线链路恢复数据，接下来可以讨论使该过程更具鲁棒性的技术手段。信道编码是显而易见的方案，且在所有数字通信标准中均普遍采用。8.4.1 重复编码 任何通信系统的重要组成部分之一是前向纠错（FEC），通过向传输流中添加冗余数据，增强其对信道误差的抵抗能力。FEC技术种类繁多，例如重复编码方法，...
作者：赵瑜斌Robin，来源：IC后摩号由于深度学习(DL)模型规模的不断增长，在大型单片芯片上实现用于深度学习的存内计算(IMC)面临面积、良率和制造成本方面的挑战。基于2.5D芯粒堆叠的架构可集成小芯粒扩大成一个大型计算系统，广泛用于加速大型深度学习模型。3.5D堆叠芯片模型：支持存内计算加速同时具有多物理场设计挑战该类系统设计中，需要在系统设计阶段早期评估性能，并探索不同的架构配置，...
作者：Prathamesh Suryavanshi，AMD工程师；文章来源：AMD开发者社区简介：块 RAM 中的地址冲突场景块 RAM 是基于 FPGA 的系统设计中的关键组件，通常用于其高速数据存储功能。然而，地址冲突可能会带来重大挑战，影响系统的可靠性和性能。在本博客中，我们将探讨简单双端口 RAM 模块中地址冲突的概念，并深入研究各种写模式及其对地址冲突的影响。通过实际示例，...
当数据速率高到让传统FPGA都束手无策，该怎么办？如果你正在从事雷达、电子战、频谱监测，或是5G/6G卫星通信的前沿开发，你一定知道这样一个事实：信号带宽越大，数据速率越“疯狂”。当采样率飙升至64 GSPS，传统FPGA架构往往还没开始处理，就已经在接口和数据桥接阶段败下阵来。系统延迟不可控、数据分流混乱、处理能力跟不上前端采集速度——这是摆在每一位系统架构师面前的现实难题。但这一次，...
作者：Albert Wei，文章来源：FPGA FAE技术分享选集 AMD嵌入式开发框架(EDF)是一个完整的开源环境，旨在帮助嵌入式工程师基于AMD自适应SoC高效评估、开发和部署应用。 EDF基于Yocto Project 而构建；Yocto是业界标准的开源构建系统，专用于嵌入式 Linux 开发。...
作者：赵瑜斌Robin，来源：IC后摩号芯粒的异构集成和IP复用策略本身就旨在创建一个生态系统，达成在封装阶段复用IP，简称芯粒组合（Chiplet Set，可认为数字“芯粒库”雏形），旨在灵活设计和缩短SoC芯片上市所需的开发周期。然而，将新IP引入系统必然迎接新的设计问题，新的设计范式带来的爬坡是过去几年该领域逡巡的地带。随着芯片到芯片中介层和驱动器技术的日益成熟，...
作者：赵瑜斌Robin，来源：IC后摩号由美国空军研究实验室（AFRL）和美国国家航空航天局（NASA）赞助的一款高性能航天计算（HPSC）处理器，基于芯粒的架构由波音公司为太空任务开发。每个芯粒包含两个通过高级微控制器总线架构（AMBA）连接的四核 ARM Cortex-A53 CPU。这些芯粒可以通过不同的串行接口进行连接，为 AFRL 和 NASA 提供了一个灵活的平台，...