MIPI协议未来汽车领域的发展愿景令人憧憬，其背后的驱动技术也因此备受关注。如今，传感器对于下一代汽车视觉与安全的发展至关重要，毕竟驾驶者和乘客的出行安全都依赖于这些传感器。传感器催生了众多基于人工智能（AI）的应用，其中就包括高级驾驶辅助系统（ADAS），涵盖自动紧急制动、车道保持、全景环视，乃至最终推动自动驾驶的实现。例如，Waymo的自动驾驶出租车系统使用到多达29个图像传感器，...
技术
摘要本文介绍了一种在FPGA中实现的增强型正交频分复用（OFDM）调制器设计，它使用了逆FFT模式的莱迪思快速傅立叶变换（FFT）Compiler IP核和莱迪思有限脉冲响应（FIR）滤波器IP核。该设计解决了在没有主控制器的情况下生成复杂测试模式的常见难题，大大提高了无线链路测试的效率。通过直接测试模拟前端的JESD204B链路，OFDM调制器摆脱了对主机控制器的依赖，简化了初始调试过程。...
前言文档内容适配技术问题说明：1. MES2L676-100HP开发板如何固化到两颗flash；2. MES2L676-100HP开发板如何加快上电后flash加载速度（SPI X8模式）简介MES2L676-100HP开发板（盘古100Pro+开发板）采用紫光同创logos2系列FPGA，芯片型号为PG2L100H-6FBG676。...
11. RFSoC SDR的设计工具和工作流程11.3 PS设计11.3.1 软件栈 在设计RFSoC PS时，必须选择合适的软件堆栈来满足设计要求。软件栈是一组基本软件，开发人员可以在这些软件的基础上添加他们自己的定制软件，以适应预期的应用程序。根据所定义的软件系统是否具有两个或多个并发功能，是否需要执行实时操作，...
文章来源：明德扬FPGA科技在MIPI多路摄像头拼接项目中，需要使用到FIFO的IP核来进行数据的缓存与时钟域的交互，下面我来介绍一下Diamond FIFO IP核生成与例化的步骤。首先，找到生成IP核的窗口，如下图1中红框标注所示：图1 IP核调用窗口点击后进入Clarity Designer，创建一个IP核。需要注意的是Design...
11. RFSoC SDR的设计工具和工作流程11.1 高层次设计过程RFSoC器件分为两个主要的可定制部分，处理系统(PS)和可编程逻辑(PL)。在为RFSoC设计系统时，值得首先考虑的是设计的功能如何在这两个元素之间进行划分。例如，数据是在PS上生成或处理，还是只在PL上执行。这种划分是设计过程中的第一步。 此外，...
作者：Terry Ni，AMD工程师；来源：AMD开发者社区一、引言设备树（Device Tree）是一种数据结构，用于描述计算机硬件组件，以便操作系统内核能够识别和管理这些组件。随着嵌入式工具的不断发展，设备树也分为了传统设备树（classic device-tree）和系统设备树（sytem device-tree）。在Vitis 2022版本之前，只能使用传统设备树（classic...
10. 射频数据转换器品质因数与频率规划10.3 频率规划即使最好的数据转换器中也存在噪声和杂散，因此必须采用策略来减轻它们的影响，如频率规划。它利用了许多杂散的确定性与其频率内容的可计算性。根据一组已知的参数预测频谱中杂散的位置相对简单，频率规划涉及调整这些参数以避免杂散分量和感兴趣的信号之间的重叠，并将杂散定位在可以通过滤波轻松去除的频率上。10.3.1 混叠的影响...
如今，边缘采集的数据量十分庞大。据 Gartner 预测，到 2025 年，将有多达 75% 的企业数据会在传统数据中心以外生成[1]。随着企业运营的节奏日益加快，人们对快速响应的期望日益提升，决策逐渐从数据中心转向网络边缘。将采用人工智能 (AI) 和机器学习 (ML) 算法的计算能力及具有 AI 功能的设备安排在边缘，可以在提升数据处理量的同时生成更多数据，从而实现更复杂的 AI 用例，...
远程升级简介远程升级的实质是通过远程且不影响当前芯片工作状态的方式实现芯片的代码版本升级或回退。本例程采用基于SPI Master和BPI Master接口的远程升级方案，在远程升级的过程中，用户通过通信协议（如TCP/IP，PCI，UDP，UART等，本例程使用UART）或专用接口从远端接收位流，通过用户SPI接口将位流编程到外部Flash，实现代码的远程升级。实验环境操作步骤第一步：代码准备...
随着物联网、工业4.0及汽车电子等领域的快速发展，对嵌入式系统的网络通信能力提出了更高要求。安路科技，作为国内领先的FPGA及FPSoC解决方案提供商，现推出基于DR1 FPSoC®系列器件的多路以太网扩展方案。该方案充分展示了DR1 FPSoC®在高性能、低功耗及灵活扩展方面的能力，为复杂嵌入式系统提供了强大的网络通信支持。方案概述DR1 FPSoC®...
引言随着集成电路设计复杂度的不断提升，硬件仿真系统在现代芯片设计流程中扮演着越来越重要的角色。基于FPGA（现场可编程门阵列）的商用硬件仿真系统因其灵活性、全自动化、高性能和可重构性，成为验证大规模集成电路设计的重要工具。然而，随着设计规模的扩大和复杂度的增加，硬件仿真系统的编译过程面临着诸多挑战。本文旨在探讨基于FPGA的硬件仿真系统在编译过程中所遇到的关键问题，并提出相应的优化策略。...
作者：Chen Shaoyi，AMD工程师；文章来源：AMD开发者社区在 24.2 版本Vivado中添加了新的IP GT Wizard subsystem，支持multi-Qaud结构，提供更高的灵活性和兼容性。不仅支持IPI流程，还支持RTL流程。引入了新的复位逻辑和参数传播机制。整体而言，GT Wizard subsystem提升了适配性、简化了 GT 配置。1. 介绍在 24.2 版本中...
SerDes是一种功能块，用于对高速芯片间通信中使用的数字化数据进行序列化和反序列化。用于高性能计算（HPC）、人工智能（AI）、汽车、移动和物联网（IoT）应用的现代片上系统（SoC）都实现了SerDes，这种SerDes能够支持多种数据速率以及诸多标准，比如PCI Express（PCIe）、MIPI、以太网、USB、USR/XSR。SerDes的实现包括并行到串行（串行到并行）...
应用背景在嵌入式系统开发中，ARM 和 FPGA 之间的通信可以使用 ARM 侧的 DDR 作为通道。由于 FPGA 也可以直接访问到 ARM 侧 DDR，但 DDR 作为共享通信时，就不能被操作系统的内存管理子系统管理。因此，需要预留一部分物理内存，使其不被内核管理。接下来将为大家详细介绍在 Linux 系统中通过预留物理内存实现 ARM 与 FPGA 高效通信的方法，预留物理内存包括...
来源：Fisher Yang，来源：FPGA FAE技术分享选集RF Data Converters驱动API是AMD Xilinx为RFSoC提供的一套软件接口，用于控制Data Converters（RF-ADC和RF-DAC）的硬件功能。它作为用户应用程序与底层硬件寄存器之间的抽象层，封装了复杂的配置流程和时序控制，使开发者能够通过函数调用直接管理射频信号链的关键参数。RF...
9. 射频数据转换器：数字到模拟9.5 RF-DAC处理阶段：数字复混频功能上，RF-DAC内的复混频器与RF-ADC内的混频器相同;不同之处在于它在RF-DAC中的作用是调制数据，而不是解调数据。混频器的作用是通过将输入信号与更高频率的载波混合，将信号移到目标频段。RF-DAC混频器包括一个48位数字NCO精细混频器，支持任意频率载波的调制，...
MAX® 10 FPGA 是一款单芯片通用解决方案。只需 3.3V电压，用户即可根据需求来设计芯片功能。即使在出货时尚未明确其应用场景，也无需担忧。MAX@ 10 FPGA 具备可满足汽车应用的出色质量可靠性，且生命周期预计可至 2040 年，无论当下还是未来，都是支持用户设计的理想选择。即时启动 (instant-on)MAX® 10 FPGA 集成了闪存，可实现自配置即时启动，...
9. 射频数据转换器：数字到模拟9.3 RFSoC上的RF-DACRF-DAC的数量、配置、结构和功能在不同的RFSoC设备和年代之间有所不同。图9.10突出显示了选定设备的RF-DAC在配置上的差异。 RF-DAC和RF-ADC之间的一个明显区别是，RF-DAC的分辨率在所有设备上都是14位，而RF-ADC的分辨率则是12位和14位混合配置。RF-...
作者：lucien，来源：北格逻辑北格逻辑的 VESA DSC IP 推出已近半年，在此期间，我跟众多对DSC IP感兴趣的朋友进行了大量的交流。现将交流成果进行总结，详细阐述 DSC IP 在 FPGA 中的应用特点，期望能为大家在选择 DSC 解决方案时提供有益参考。DSC IP 在FPGA上部署的局限性首先给一个结论：DSC IP并不适合在FPGA里面部署，理由是它占用的资源太多了。...
9. 射频数据转换器：数字到模拟9.1 数模转换概述 DAC的作用是将离散时间的数字采样转换为连续时间的模拟信号，通常使用零阶保持(ZOH)技术。该技术可被视为ADC中采样技术的对应项。DAC在时钟节拍之间保持采样点处的幅度，形成如图9.1所示的阶梯效果。 信号中的每个样本有效地转换为一个矩形函数，其高度等于幅值，宽度等于采样周期，如图9.2所示。...
8. 射频数据转换器：示例接收器架构8.4 示例4：I/Q混频器模拟基带和采样 本示例使用图8.7的模拟正交混频器接收器来接收以27GHz为中心的感兴趣信号，带宽为3GHz，如图8.8(a)所示。该信号中心频率远远超过RF-ADC采样率，无法直接从模拟转换为数字。8.4.1 正交模拟混合模拟中频和基带采样 ...
作者：熊猫君Hello Panda；来源：ZYNQ分享客各位FPGAer周末愉快，今天熊猫君分享一个基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案。一、方案背景先说方案的应用背景：众所周知，较为上层的如基于AI的机器视觉应用，大多基于高端的专用SoC、AI专用计算卡等，比如说英伟达（NVIDIA）的一系列高端器件；国内的海思（Hisilicon）、瑞星微（RockChip）等...
8. 射频数据转换器：示例接收器架构8.1 示例1：奈奎斯特一区，射频直采在本例中，使用4Gsps的RF-ADC采样率，模拟RF信号占据奈奎斯特一区的频谱，因此RF- ADC可以直接将其数字化如图10.2(a)所示。信号频带的频率范围为400 - 700 MHz，中心频率为 550 MHz。8.1.1 等效正交混频器和复混频器架构图8.1(a)...
作者：Fisher Yang，来源：FPGA FAE技术分享选集RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。IP的手册参考AMD的PG269文档，这里描述的是常用的一些配置方法和关键要素。下文以ZCU208的工程为例，介绍RFDC IP的常用设置。一、System Clocking配置IP第一步，配置时钟在RFDC的System...
开启新的FPGA设计是一趟令人兴奋而又充满挑战的旅程，对于初学者来说尤其如此。FPGA世界为创建复杂、高性能的数字系统提供了巨大的潜力，但同时也需要对各种设计原理和工具有扎实的了解。无论您是设计新手还是经验丰富的FPGA专家，有时你会发现可能会遇到一些不熟悉的情况，包括理解时序约束到管理多个时钟域，或者需要去了解最新的器件和软件功能。在本文中，我们将分享一些有用的技巧，帮助您快速开始设计，...
本文翻译转载于：Cadence Blog作者：Satish Kumar Padhi外围器件互连快速通道 (PCIe) 是一种广泛用于连接处理器、存储器和外围设备的高速接口标准。随着 PCIe 在敏感数据处理和关键高速数据传输中的日益普及，确保验证过程中的数据完整性和加密成为首要目标。在验证领域，随机化被公认为驱动稳健 PCIe 验证的关键技术。随机化带来了不可预测性，...
7. 射频数据转换器：模拟到数字7.7 设计工具支持 通过包含RF Data Converter IP核，可以将优化的RF- adc添加到任何RFSoC Vivado IP Integrator项目中，如图7.31所示。该ip充当RF-ADC和RF-DAC的可配置包装器，可以对每个模块进行定制。每个RF-ADC和RF-DAC都可以单独开启和配置。...
智多晶EthMAC IPEthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。IP的用户接口为AXI-Stream，APB3和中断信号，其中AXI-Stream接口用于以太网数据包的收发，APB3和中断接口用于寄存器配置，状态读取等操作。EthMAC的网络侧采用GMII接口，可以直连GMII接口，...
作者：Martin Feng，来源：骏龙电子应用背景在 ARM 和 FPGA 之间通信的通信过程中，通信开始或者完成时，需要实时通知对方，如果 ARM 使用类似 while (1) 循环进行反复查看标志位，会造成 CPU 空转，影响工作效率。如果使用中断加内核驱动的方式，虽然可以提高效率，但这对开发驱动的工程师有较高的技术要求，因为内核驱动运行在内核态，一旦出现错误，可能会造成整个内核的崩溃，...
典型DPD应用模数转换器(ADC)中集成的缓冲器和放大器通常是斩波型。有关这种斩波实现的例子，可参见AD7124-8 和AD7779数据手册。需要这种斩波技术来最大程度地降低放大器的失调和闪烁噪声(1/f )，因为与其他工艺(如双极性工艺)相比，CMOS晶体管噪声高，难以匹配。通过斩波，放大器的1/f和失调转换到较高频率，如图1所示。在斩波转换过程中，开关的电荷注入会引起电流尖峰，...
-ALINX NVME SPCle IP -在嵌入式设备、边缘计算、工业控制等领域快速崛起的同时，开发人员越来越多地面对一个问题：硬件资源有限，但对高速存储的需求却越来越高。这些平台可能没有 PCIe 硬核，或者无法承担高昂的硬件成本。NVMe SPCle IP 正是为这样的场景量身定制。通过结合 PCIe 软核 IP 与 NVMe 主机控制器，让开发人员在无硬核的情况下，...
7. 射频数据转换器：模拟到数字7.1 模数转换7.2 射频频率ADC7.2.1 奈奎斯特一区7.2.2 奈奎斯特二区及以上 在某些情况下，可以利用混叠将信号折叠到奈奎斯特一区。折叠后可以用RF-ADC直接对第二奈奎斯特区的信号进行采样，而无需中频解调级。带通滤波并将奈奎斯特二区中的信号混叠到奈奎斯特一区的过程如图7.2...
6. SDR架构6.4 数字上下转换大多数SDR架构需要数字上转换和下转换阶段，这些转换位于A/D和数字基带级之间，包括信号的频率转换和采样率的变化。6.4.1 数字下变频器（DDC） DDC是接收机的一部分，是继ADC之后的第一个处理阶段。DDC的架构如图6.16所示。DDC首先通过与数控振荡器(NCO)的输出混合，...
作者：Nathan Xu，AMD工程师，来源：AMD开发者社区最新的DisplayPort TX/RX 1.4 Subsystem IP v3.1支持eDP v1.4b, 支持下面的eDP features:Reduced Aux timing because the Aux sync pattern is reduced from 8 pulses to 16 pulsesAlternate...
作者：Nathan Xu，AMD工程师；来源：AMD开发者社区在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：如果用户使能了这个选项, Video EDID这个core是来存取Sink的EDID, 因此只需要用户去改写该EDID内容。因为Video EDID是DisplayPort 1.4 RX...
作者： Fisher Yang，来源：FPGA FAE技术分享选集为使大规模 MIMO 系统的商业化成为现实，AMD推出了采用RF 级模拟技术的全可编程（All Programmable）RFSoC，该方案在集成方面取得了突破性的进展，其将高性能 ADC 和 DAC 完美集成到了 SoC 中。...
5. 正交调制与复指数5.5 复指数解调的频谱表示 5.5.1 带通信号到复基带的简单数学例子 考虑如下信号： 如图5.21上部所示，该信号是实数，因此在复频率轴上具有对称频谱。由欧拉公式可以将y(t)变形为： 再将该信号使用复指数解调： 如图5....
5. 正交调制与复指数5.3 正交调幅（QAM）与解调与单载波调制相反，使用QAM的动机是带宽效率。调幅信号所需要的带宽为基带带宽的两倍，可以说AM的效率只有50%，QAM允许提高效率。因为两个信号是使用相同频率的正交载波传输的，因此占用相同的带宽。由于载波相位相距90度，这两个信号是正交的，彼此不干扰，可以在接收器上完美地分离和恢复。5.3.1 正交调制的三角表示5.3.2...
UART，即通用异步接收器/发送器，是最常用的设备间通信协议之一，正确配置后，UART可以配合许多不同类型的涉及发送和接收串行数据的串行协议工作。在串行通信中，数据通过单条线路或导线逐位传输。在双向通信中，我们使用两根导线来进行连续的串行数据传输。根据应用和系统要求，串行通信需要的电路和导线较少，可降低实现成本。本文将UART用作硬件通信协议应遵循的标准步骤进行说明，讨论使用UART的基本原则，...
作者：Shengjie Li，AMD工程师；来源：AMD开发者社区前言Zynq UltraScale+ RFSoC 是业界首款单芯片自适应无线电平台，在一款芯片内集成射频直采数据转换器、单芯片软决策前向纠错核(SD-FEC)、FPGA逻辑、完整的ARM处理器子系统和高速收发器等。第三代RFSoC器件与前几代产品相比，射频输入输出频率响应已扩展至全面支持6GHz以下频段，可帮助用户开发尖端RF设计...
5. 正交调制与复指数5.1信号表示5.1.1 实信号和复信号5.1.2 欧拉公式 我们经常用复信号的方式来表示接收机中的信号，即一个同时包含实部和虚部的信号。这些信号被称为分析信号，即仅用于分析目的的信号表示。这种转化的基础是欧拉公式： 使用正负幂复指数表示正余弦如下式： ...
FPGA 通过查找表 (LUT) 实现逻辑功能。这些 LUT 类似于真值表或卡诺图 (Karnaugh map)，FPGA 可以通过组合多个 LUT ，来实现几乎任何你所需的逻辑功能。通常情况下，LUT 由其可处理的输入数来指定。例如，一个 4 输入 LUT 需要 16 位来存储这 4 个输入所有可能组合对应的输出值。而对于需要 4 个以上输入的逻辑，则需要进行 LUT 级联，但 LUT...
最后一期我们主要介绍智多晶DDR Controller使用时的注意事项。3. 智多晶DDR Controller使用注意事项3.1 DDR BANK 布局DDR Controller是硬核资源，位置是固定的，而phy是IO逻辑资源，与所在bank关联，设计PCB的时候需要选择与DDR Controller硬核位置，更接近的IO BANK作为DDR IO BANK，才能获得最佳的性能表现...
4. 频谱分析4.4 快速傅里叶变换4.4.1 Danielson-Lanczos引理 Danielson和Lanczos描述了一种利用DFT的周期性来减少计算需求的方法，即减少计算DFT所需的复乘子的数量。 考虑下面的表达式，它将输入波形分成两个包含偶数和奇数样本的序列。对每个序列分别进行点DFT处理，并对其求和。注意，...
智多晶DDR Controller介绍本期主要介绍智多晶DDR Controller的常见应用领域、内部结构、各模块功能、配置界面、配置参数等内容。1. 智多晶DDR Controller应用领域1.1 工控领域在工业控制系统中，设备需要长时间稳定运行，同时对数据的实时性和准确性要求极高。智多晶DDR Controller的高可靠性和精准时序控制能力，...
4. 频谱分析4.2 理解傅里叶变换4.2.1 连续的频率 周期波形的傅里叶级数包含基频的谐波。我们可以使用如图4.14右侧所示的频率幅值图来绘制时域波形的谐波。 现实世界的波形从来都不是真正的周期性的，因为它们包含与信息内容相关的瞬态和随机成分。非周期波形不能展开成傅里叶级数，因为无法获得波形的周期。为了使用傅里叶级数，...
在电力等众多对时间精度要求极高的领域，精准授时至关重要。今天，分享一个基于复旦微FMQL20S400M四核ARM Cortex-A7（PS端） + FPGA可编程逻辑资源（PL端）异构多核SoC处理器的B码对时案例，开发环境如下：Windows开发环境：Windows 7 64bit、Windows 10 64bitPL端开发环境：Procise 2023.1IAR：IAR Embedded...
作者： Chris Yuan，来源：FPGA FAE技术分享选集书接上文，前面我们介绍了IP核配置和调用的相关注意事项，现在我们基于Zynq7020实际上板看看调试的一些细节。一、ZYNQ SEM初始化对于纯逻辑的器件，由于没有PS部分，所以只需要考虑PL部分ICAP权限共享的问题；对于SOC平台。我们知道PS也具有加载程序的能力，PS完成加载主要是通过PCAP完成；...
4. 频谱分析4.1 傅里叶定理 在时域信号处理的世界里，将信号分解成正弦波的和一直是前进的方向。原因很简单。如果一个正弦波被输入到一个线性系统，那么输出就是一个完全相同频率的正弦波——振幅可能被修改，相位可能被改变，但频率保持不变。考虑到我们总是在DSP中使用线性系统，并且通常假设无线电环境是线性的(或接近线性的)，...