教程目的
基于 ALINX FPGA 开发板 与 FL2010 USB3.2 子卡 实现高速数据通信，本教程以 ALINX Z7-P 开发板为例。
FL2010 USB3.2 子卡
ALINX FL2010 子卡是 USB3.2 FMC 通信模块，与 ALINX FPGA 开发板配合使用，可实现 USB3.2 数据通信。
. 主控芯片
采用英飞凌 CYUSB4024...
下载中心
在本电子书中，您将获悉当前推动这一变革的趋势，连同这些趋势在技术和制造方面所带来的挑战。另外，您还将了解到高级驾驶辅助系统（ ADAS ）和车载体验（ IVX ）的算力需求，以及应对这些需求的前沿技术。我们还将展示一些借助这些创新树立产品差异化的客户示例。
最后，我们将介绍一些最新技术，这些最新技术能够支持您未来设计中的功能安全和信息安全需求。
汽车行业的关键变化...
AMD 提供了广泛的文档、资源和方法论用于为您在 Versal 架构上加速开发。如果您不确定如何着手开始使用 Versal 自适应 SoC：AMD Versal 自适应 SoC 设计流程助手提供了交互式指南，用于帮助您创建开发策略这 7 个 AMD Versal 设计进程中心按设计进程提供了所有 AMD Versal 文档的直观且精简的参考信息如需获取 AMD Versal 培训课程的完整列表，...
本快捷参考指南提供了以下分步骤流程，用于根据《Versal 自适应 SoC 系统集成和确认方法指南》（ UG1388 ）中的建议快速完成时序收敛：初始设计检查：在实现设计前审核资源使用率、逻辑层次和时序约束。时序基线设定：在每个实现步骤后检查并减少时序违例，从而帮助布线后收敛时序。时序违例解决：识别建立时间违例或保持时间违例的根源，并解决时序违例。QoR 评估报告您可使用结果质量（ QoR ）...
本白皮书探讨了使用莱迪思FPGA在无刷三相电机应用中实现磁场定向控制（FOC，Field-Oriented Control）的诸多优势。FOC技术通过将电机电流转换至旋转参考坐标系，可实现精准的转矩和转速控制。传统上，这一功能由MCU或DSP实现，而FPGA凭借其并行处理能力、低延迟特性以及确定性时序，展现出更为卓越的性能。莱迪思FPGA在实时执行、可扩展性、系统集成及可靠性方面具备显著优势，...
本文介绍了一种基于 PolarFire SoC FPGA 的、支持 TSN（时间敏感网络）的 OPC UA 解决方案，通过标准以太网实现更高实时性的工业自动化。该方案在同时进行电机控制与视频流传输的场景下，展示了在时延、抖动和带宽等关键指标上的性能提升，并体现了 TSN 在实现更智能、更高效制造体系方面的潜力。
教程目的本教程基于 ALINX Zynq US+ MPSoC开发板 Z7-P+万兆以太网FMC子卡 FH1223，在 Xilinx 2020.1/PetaLinux 2020.1 开发环境下，完整演示如何在 Linux 系统中实现万兆以太网（10GbE）接口，并对其进行速率测试与处理器负载测试。开发环境硬件环境开发板：ALINX Z7-P产品链接...
AMD Kria KV260 视觉 AI 入门套件是一个面向智慧城市与工业应用的开箱即用型平台。您可以利用预构建的应用与各种软件工具来设计用例原型，无需了解复杂的硬件设计。KV260 入门套件为您提供了一条加速开发的快车道，选择 Kria K26 SOM 用于量产部署可缩短上市时间。产品页面Kria KV260 视觉 AI 入门套件提供产品功能特性、规格、附件和订购信息。入门指南Kria...
随着数据泄露事件激增和攻击者手段日益精进，量子计算的兴起带来了新的紧迫性 ——它使攻击者能够利用窃取加密数据并在未来将其解密，从而威胁所有数字系统的长期可信度。为此，各国政府和行业正加速制定法规，并采用《商业国家安全算法套件2.0》（CNSA 2.0）和美国国家标准与技术研究院（NIST）的FIPS 203/204等后量子加密（PQC）标准保护关键基础设施和确保合规性。如今，...
为了应对物料清单（BOM）成本上升和应用定制优化的压力，Microchip 推出了 PolarFire Core
FPGA 和 SoC FPGA 系列——这是在广受认可的 PolarFire FPGA 和 SoC 系列基础上推出的成本优化版本。
这些新器件在保留前代产品架构优势的同时，有针对性地精简了部分功能，从而实现高达 30% 的成本节约。
本文档为英语文档的翻译版本，若译文与英语原文存在歧义、差异、不一致或冲突，概以英语文档为准。译文可能并未反映最新英语版本的内容，故仅供参考，请参阅最新版本的英语文档获取最新信息。简介主要概念其他学习资料支持资源查阅完整版文档，请点击链接进行访问。
AMD 自适应计算文档按一组标准设计进程进行组织，以便帮助您查找当前开发任务相关的内容。您可以在设计中心页面上访问 AMD Versal™ 自适应 SoC 设计进程。您还可以使用设计流程助手来更深入了解设计流程，并找到特定于预期设计需求的内容。本文档涵盖了以下设计进程：嵌入式软件开发：基于硬件平台来创建软件平台，并使用嵌入式 CPU 开发应用代码。还涵盖 XRT 和计算图 API。...
AMD 自适应计算文档按一组标准设计进程进行组织，以便帮助您查找当前开发任务相关的内容。您可以在设计中心页面上访问 AMD Versal™ 自适应 SoC 设计进程。您还可以使用设计流程助手来更深入了解设计流程，并找到特定于预期设计需求的内容。本文档涵盖了以下设计进程：系统和解决方案规划：确认系统级别的组件、性能、I/O 和数据传输要求。包括解决方案到 PS、PL 和 AI 引擎的应用映射。...
随着电子行业向更小节点迈进，现代应用要求更高的时钟速率和性能。2014 年，斯坦福大学教授 Mark Horowitz 发表了一篇开创性的论文，描述半导体行业面临相关登纳德缩放及摩尔定律失效的挑战。尽管摩尔定律可能还没有定论，但登纳德缩放已经放缓，更高的性能是以更大漏电为代价的。如果我们缩小芯片面积，而部件功耗没有相应降低，则热密度将会增加，这会促进对更高效热管理解决方案的需求。...
本快捷参考指南提供了以下分步骤流程，用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》（ UG949 ）中的建议快速完成时序收敛：初始设计检查：在实现设计前审核资源利用率、逻辑层次和时序约束。时序基线设定：在每个实现步骤后检查并解决时序违例，从而帮助布线后收敛时序。时序违例解决：识别建立时间违例或保持时间违例的根源，并解决时序违例。QoR 评估报告您可使用结果质量（...
1. SEM IP的功能概述SEM（Soft Error Mitigation）技术通过目标式ECC奇偶校验位注入实现可观测的软错误模拟。该机制在配置存储器帧（CRAM Frame）内精确选择校验位进行可控翻转，确保注入错误位于冗余校验区域而非功能逻辑位，从而避免对设计功能完整性造成干扰。主要应用于要求苛刻的场景（如航天、工业控制等）中，SEM控制器可以确保更高的可靠性水平。...
在快速演进的技术环境中，内存性能、占用空间以及能效是现代应用的关键因素。Agilex™ 5 FPGA 的内存技术提供了灵活的内存接口，能够应对这些核心需求。Agilex 5 器件支持 DDR4、LPDDR4、DDR5 和 LPDDR5，并在不断进阶至新标准的同时，降低电压，实现更低的功耗与单位比特的整体成本。结合 Altera FPGA，这些内存技术能够为 4K/8K 视频视觉、AI 图像分类、...
本文白皮书展示了对全新推出的 Agilex™ 3 FPGA 与 SoC 产品系列进行的严格基准测试方法与性能分析。该系列旨在为成本优化型应用提供高性能、高集成度和高可靠性。为确保测试的透明性与可复现性，我们选取了十个公开的开源设计（包括 OpenCores.org 上的项目），涵盖信号处理、加密运算、高效的传感器到内存数据搬移、通用计算等多种工作负载，分别部署在 Agilex 3 器件和...
本指南内容涵盖了XSDB 命令、XSDB 用例和硬件软件接口（ HSI ）命令。AMD Vitis™ IDE 是有助于开发新处理器架构的图形开发环境。它通过逻辑向导简化了常用函数，初学者也能轻松使用。但这些工具须支持脚本编制，即，这些工具可修改也可扩展，从而提供灵活性。如需开发每天运行的回归测试或频繁使用一组特定命令时，工具脚本编制是很有帮助的。开发能够彻夜运行的回归测试或者运行一组常用命令时，...
AMD Power Design Manager 2025.1 版（PDM）现已推出——增加了对第二代 AMD Versal™ AI Edge 和 第二代 Versal Prime 系列的支持，并支持已量产的 AMD Spartan™ UltraScale+™ 系列。新增功能针对以下系列的“电源设计”页面支持；第二代 Versal™ AI Edge 系列和第二代 Versal™ ...
AMD 自适应计算文档按一组标准设计进程进行组织，以便帮助您查找当前开发任务相关的内容。您可以在设计中心页面上访问 AMD Versal™ 自适应 SoC 设计进程。您还可以使用设计流程助手来更深入了解设计流程，并找到特定于预期设计需求的内容。本文档涵盖了以下设计进程：硬件、IP 和平台开发：为硬件平台创建 PL IP 块、创建 PL 内核、功能仿真以及评估 AMD Vivado™ 时序收敛、...
本用户指南介绍了与 Altera 协作开发、使用德州仪器 (TI) AFE7769DEVM 的无线开发平台。该参考解决方案旨在帮助客户提升模拟
前端 (AFE) 的系统集成能力，并提供用于 5G ORAN 和无线解决方案的快速评估和原型设计平台，包括小基站和
宏基站解决方案。
AFE7769D 是一款具有集成数字预失真 (DPD) 的 4T4R2F 射频采样收发器，可用于线性化功率放大器...
AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用，它与 DMA/Bridge Subsystem for PCI Express 的不同之处在于，后者使用多个 AMD 卡到主机（ C2H ）和主机到卡（ H2C ）通道。本指南适用于面向 AMD...
TIDA-010958 是一种面向 AMD® Versal® AI Core
XQRVC1902 内核电源轨的耐辐射同步降压电源参考
设计。此设计非常适用于 12V 输入操作，可生成 0.8V
的输出电压和最大 80A 的输出电流。这种紧凑型电源
设计可提供高电流，同时满足 FPGA 的小容差要求。
该电源设计与 Versal® AI Core XQRVC1902 结合使
用，...
数十年来，低电压差分信号 (LVDS) 一直是首选差分信号标准。自 LVDS 问世以来，每当电子系统设计人员需要实现高数据速率、低功耗和噪声容限数据和控制链路时，他们都会考虑使用 LVDS。随着系统设计人员利用新型处理器、FPGA 和 ASSP 技术，实现低功耗和高效 LVDS 链路比以往更加重要。新的处理器技术正在以更小的 CMOS工艺几何形状开发，这些几何形状的工作核心电压要低得多，...
本白皮书探讨了如何基于 Kahn 处理网络（ KPN ）定义 AI 引擎图形编程模型。KPN 模型有助于实现数据流并行化，进而提高系统的整体性能。AI 引擎阵列编程需要深入了解待实现的算法、AI 引擎的功能以及各个功能单元之间的整体数据流。AI 引擎内核是在 AI 引擎上运行的功能，并构成了数据流图规范的基本构建块。数据流图是具有确定性行为的 KPN。本白皮书还包括一个示例设计，展示了具有四个...
在机器人技术爆发式发展的今天，低功耗、安全性和实时处理能力已成为三大核心挑战。Microchip最新推出的PolarFire® FPGA系列，正是为解决这些痛点而生！通过白皮书，深入了解前沿 FPGA 技术如何彻底变革机器人领域。无论是提升能效与实时精度，还是实现卓越的安全性与可靠性，FPGA 正成为新一代机器人系统的核心驱动力。白皮书内容亮点：...
低电压差分信号 (LVDS) 接口通常集成到数据处理平台（例如现场可编程门阵列 (FPGA)）内部。这些平台采用尺寸较小的 CMOS 工艺进行开发，降低了内核电源和输入/输出 (I/O) 通道的电压要求。这些 I/O 要求由LV（低电压）前缀指定的较低电压标准定义。例如，单端 5V CMOS 信号现在具有较低电压 (LVCMOS) 类型，例如 3.3V、2.5V、1.8V 和 1.2V。...
本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境（ IDE ）来开始应用加速。AMD Vitis 统一软件平台是面向异构应用的开发环境，这些应用支持各种 AMD 器件，如 AMD Alveo 数据中心加速器卡和自适应 SoC 器件。在 Vitis 环境内，异构系统包含在 x86...
本应用手册为 Microsemi® PolarFire® FPGA 提供了推荐的航天级电源设计。该报告概述了针对各个电源轨的建议以及耐辐射 (-SP) 和抗辐射 (-SEP) 器件的优势。
随着航空航天技术的不断发展，卫星的寿命显著延长。在这种情况下，许多卫星的运行寿命现在已超过了相关电信标准的规定寿命。因此，空间应用对重编程性的需求也在增加 [1]。Microsemi® 公司利用其基于 SRAM 的FPGA，即 RTG4™ 满足了这一需求。与前代产品相比，现代 FPGA 可在更低的电压和更高的电流下运行，RTG4也不例外。FPGA 电源要求变得越来越苛刻，...
本应用手册为 AMD® Kintex® UltraScale™ XQRKU060 FPGA 提供了推荐的航天级电源设计。该报告概述了针对各个电源轨的建议以及耐辐射 (-SP) 和抗辐射 (-SEP) 器件的优势。
FPGA 处理能力的提升，以及 I/O（输入/输出）和内存容量的增加，为设计人员实现特定设计提供了多种选择。
不过，使用现代 FPGA 上提供的许多资源时，功耗往往更高。
本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计，其中详解了下列主题：使用 Vivado 集成设计环境 (IDE) 来查看消息、设计网表和交叉探测方法论和 DRC 豁免分析时序报告生成所有网表、时序和设计收敛报告智能设计运行、QoR 建议和 ML 策略AMD 自适应计算文档按一组标准设计进程进行组织，以便帮助您查找当前开发任务相关的内容。...
本应用手册可用于指导将 TPS65219 电源管理集成电路 (PMIC) 集成到为 Xilinx® Zynq® UltraScale+® 系列
MPSoC 供电的系统中。本文档概述了 PMIC 的优势，并为每个电源整合设计提供了电源图示例，以帮助完成设计过程。
Vitis 简介AMD Vitis™ 工具套件包含多种设计技术，用于开发以 AMD 器件（例如，AMD Versal™ 自适应 SoC 器件、AMD Zynq™ MPSoC 和 AMD Alveo™ 数据中心加速器卡）为目标的异构嵌入式应用。Vitis 工具包括：C++ 编译器、库和本征函数，适用于 AI 引擎和可编程逻辑（ PL ）适用于 Arm 和 MicroBlaze CPU...
采用 LUT6 架构的 AMD 成本优化型 FPGA 提供了一种均衡的解决方案，可实现高性能和低功耗。
AMD Vitis™ Networking P4 工具 ( VNP4 ) 是一种高级设计环境，针对 FPGA 和自适应 SoC 的包处理数据平面，可实现简化设计的效果。它能够将用 P4 编写的设计转换为设备就绪的 RTL 代码，以实现最佳的硬件实现。使用 VNP4，您可以显著减少开发基于设备的数据包处理系统所需的工程工作量，同时仍能实现每 LUT 或每 RAM 的高性能。本白皮书概述了使用...
Xilinx RFSoC 平台集成了多达 16 个高速射频采样数据转换器器件。这些数据转换器支持高达 7GHz 甚至更高的信号频率。由于在一个器件中实现了这种级别的通道集成，因此传统的无源平衡-非平衡变压器接口与增益级耦合会引发物理布板空间问题。要将所有元件靠近具有如此多通道的数据转换器引脚放置是一项艰巨的任务。此外，变压器和平衡-非平衡变压器传统上具有窄带。因此，...
基于系统设备树的构建流程
简介
用于构建 AMD embeddedsw 组件的旧方法将 .xsa 用作来自硬件人员的交接文件，并将 mdd、mld 和 mss 文件用于不同的软件配置。这使得旧方法依赖于 AMD 专属工具，如软件命令行工具 (XSCT) 和硬件软件接口 (HSI)。如果没有这些专属工具，就无法使用旧方法来编译 embeddedsw 组件。...
本指南提供了有关 AMD Vivado™ Design Suite 中包含的 32 位和 64 位 MicroBlaze™ V 软核处理器的信息。该文档旨在用作为处理器硬件架构的指南，随附《RISC-V 指令集手册》第一卷和第二卷。MicroBlaze V 与传统 MicroBlaze 处理器之间完全硬件兼容。本指南包含以下章节第 2 章：MicroBlaze V 架构...
本应用报告的目的是介绍 RS-485 系统设计的重点内容。尽管存在大量涉及此主题的技术文献，但本文档的目的是为不熟悉 RS-485 的系统设计人员提供非常全面的设计指南。
按照本文档讨论的内容进行操作并查阅参考部分中的详细应用报告，可以帮助您在最短的时间内完成符合 RS-485
要求的稳健系统设计。
本文描述 AMD Vivado™ 仿真器作为独立工具和作为 Vivado Design Suite 的一部分的具体使用方式，以及如何使用波形查看器来分析和调试设计。记录 RTL 设计的行为仿真，以及已综合设计与已实现设计的功能仿真和时序仿真。
本文档旨在描述推荐的设计方法，帮助您在设计输入期间有效利用 AMD 的 Versal™ 自适应 SoC 资源。
AMD Versal™ AI Core 系列和 Versal AI Edge 系列旨在凭借 AI 引擎机器学习 ( ML ) 架构来提供突破性的 AI 推断加速。这些器件的设计应用范围广泛，包括用于云端动态工作负载以及超高带宽网络，同时还可提供高级安全性功能。AI 和数据科学家以及软硬件开发者均可充分利用高计算密度的优势来加速提升任何应用的性能。AI 引擎机器学习拥有先进的张量计算能力，...
随着物联网（ IoT ）、机器视觉和 AI 等创新技术进入边缘计算领域，开发者需要更灵活、节能和低成本的全新架构。本电子书介绍了 FPGA、自适应 SoC、ASIC 和其他标准处理器之间的区别，旨在帮助创新者确定最适合自身应用的方案。本电子书主要侧重于为读者介绍成本优化型 FPGA 和自适应 SoC 技术，说明这些技术如何在不降低性能或效率的前提下，为硬件设计提供软件编程能力带来的灵活性优势。...
本文选自《UltraFast 设计方法时序收敛快捷参考指南》。由于篇幅有限，仅选取部分内容分享。如果您希望获取完整版文档，请至文末扫描二维码下载。本快捷参考指南用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》(UG949) 中的建议快速完成时序收敛：初始设计检查：在实现设计前审核资源利用率、逻辑层次和时序约束。时序基线设定：在每个实现步骤后检查并解决时序违例，...
每一轮新兴的创新热潮都会衍生振奋人心的应用，有时也会给设计带来复杂的挑战。开发者需要更灵活、更节能且成本经过优化的新架构。那么该如何在不降低性能或能效的前提下提升设计水准呢？我们推出了有关成本优化型 FPGA 和自适应 SoC 技术的全新电子书，本电子书主要侧重于为读者介绍成本优化型 FPGA 和自适应 SoC 技术，说明这些技术如何在不降低性能或效率的前提下，...
电机无处不在，在电梯、扶梯、机器人驱动器/执行器、电动车、火车、医疗器械、航空系统、家用电器（如洗衣机和车库门开启器）等设备中都有它的身影。
许多工厂都有成百上千的电机，为驱动装配线和其他设备的机器人提供动力。据估计，在全球工业部门的总用电量中，大约有 70% 与电机和电机驱动系统有关。如果能提高驱动的效率，哪怕仅有 1%，也会对运营成本和环境产生十分可观的积极影响。
降低功耗、...
本文介绍在开发基于 FPGA 的数据包处理系统时，如何使用 P4 工具大幅减少工程工作量。