初识FPGA——如何理解时序电路
judy 在 周三, 11/21/2018 - 09:28 提交
作者： 小鱼，Xilinx学术合作
一. 概述
时序逻辑示意图，如下图所示。数据从一个寄存器出来，经过组合逻辑到达下一个寄存器。
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
PYNQ系列学习(三)——pynq与zynq对比(二)
judy 在 周二, 11/20/2018 - 10:23 提交
上一期的学习中，我们系统性地介绍了PYNQ与ZYNQ地区别与联系。PYNQ = Python + ZYNQ，即将ZYNQ部分功能的Python化，直接调用Python库和FPGA硬件库进行功能的开发。
【专家分享 】在Docker里玩转PetaLinux
judy 在 周二, 11/20/2018 - 10:21 提交
作者：Alex He，Xilinx 嵌入式技术专家
Xilinx 嵌入式技术专家 Alex He 与大家分享在Docker里玩转PetaLinux的上手教程～
（SelectIO）新IP核学习的正确打开方式
judy 在 周二, 11/20/2018 - 09:05 提交
作者： 做但不能忘思考，FPGA2嵌入式
当我们使用一种新的IP核的时候，遇到的最大问题是：以前根本没有接触过的新东西，我们会感到恐惧，不知道如何下手。比如，SelectIO该怎么来实现LVDS的功能：
Step1，我们新加一个接收的SelectIO的IP核，界面如下图：
PYNQ系列学习(二)——pynq与zynq对比(一)
judy 在 周一, 11/19/2018 - 10:25 提交
Zynq可扩展处理平台是赛灵思新一代 FPGA的可编程技术的产品系列。与采用嵌入式处理器的FPGA不同，Zynq产品系列的处理系统不仅能在开机时启动，而且还可根据需要配置可编程逻辑。采用这种方法，软件编程模式与全功能的标准ARM处理SoC毫无二致。
利用FPGA进行基本运算及特殊函数定点运算
judy 在 周一, 11/19/2018 - 09:24 提交
作者：没落骑士
一、前言
Xilinx ZYNQ 7000+Vivado2015.2系列（六）创建一个基于AXI总线的GPIO IP并使用
judy 在 周五, 11/16/2018 - 17:21 提交
FPGA+ARM是ZYNQ的特点，那么PL部分怎么和ARM通信呢，依靠的就是AXI总线。这个实验是创建一个基于AXI总线的GPIO IP，利用PL的资源来扩充GPIO资源。通过这个实验迅速入门开发基于总线的系统。
使用的板子是zc702。
AXI总线初识：
基于模型的设计 | 现代无线通信系统的研发趋势
judy 在 周四, 11/15/2018 - 14:51 提交
作者：单博，MATLAB
国内的无线通信系统研发过程通常采用的是瀑布式开发的研发方式，项目的开发流程按照从左到右依次分为四个阶段：
十分钟开发自己的IoT
judy 在 周四, 11/15/2018 - 09:13 提交
在本教程的带领下，你将在十分钟内学会在PYNQ-Z2板卡上使用传感器和LED开发自己的IoT应用！
初始化板卡
from pynq.overlays.base import BaseOverlay
base = BaseOverlay("base.bit")
十分钟开发自己的AI
judy 在 周二, 11/13/2018 - 17:45 提交
在本教程的带领下，你将在十分钟内学会在PYNQ-Z2板卡上使用二值化神经网络开发自己的AI应用！