跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
边缘智能加速落地,AMD Spartan UltraScale+ FPGA正式量产出货!
基于AMD Versal器件实现PCIe5 DMA功能
AI 算力革命中,硬件辅助验证(HAV)如何点亮硬件加速之路?
开发者分享 | 如何在Vitis中设定Kernel 的频率
在Vitis 统一软件平台中使用Alveo系列开发板设计加速Kernel时,系统会自动为Kernel的时钟设置默认频率。以 xilinx_u200_qdma_201910_1 平台为例,在Vitis中选择平台时可以看到默认的时钟频率是300Mhz和500Mhz。
2021-06-02 |
Vitis
,
Alveo
Versal ACAP PS GEM - GEM 控制器可能在大型发送卸载配置中触发错误的 Amba_Error
当在硬件配置中包含“大型发送卸载 (Large Send Offload)”并在缓冲区描述符中启用 LSO 功能时,GEM IP 可能通过中断状态寄存器的位 6(同样反映在发射状态寄存器的位 4 中)错误触发“amba error”中断事件
2021-06-02 |
Versal ACAP
Zynq-7000系列三路定时器(TTC)详解
TTC 包含三个独立的定时器/计数器,PS中有两个TTC模块,总共有六个定时器/计数器,TTC 1 控制器可以配置为安全或非安全模式,使用nic301_addr_region_ctrl_registers.security_apb [ttc1_apb] 寄存器位。TTC 控制器内的三个定时器具有相同的安全状态。
2021-06-02 |
Zynq-7000
,
三路定时器
,
TTC
主题演讲:数量、速度、种类、大数据的发展需要可组合式数据中心
本视频将分享一下异构的百万兆计算的发展方向,赛灵思技术将发挥和正在发挥的重要作用。
2021-06-02 |
数据中心
【工程师分享】MPSoC设计中USB Phy的复位信号
在Xilinx的ZCU102和ZCU106单板设计中,使用了管脚PS_MODE1作为外部USB Phy的复位信号。在MPSoC的文档ug1085和ug1087中,关于PS_MODE1的信息比较少。下面是更详细的描述。
2021-06-01 |
MPSoC
,
复位信号
Versal ACAP,RPU - 处理器可能发生死锁或者数据丢失
Arm Cortex-R5F 处理器包含 1 个 4 输入存储缓冲器,用于对数据先进行缓冲、合并和转发,然后再使用 AXI 主接口将数据写入高速缓存或 L2 存储器系统。由于此错误,存储缓冲器可能进入所有现有写入都无法继续执行的状态。此状态可能会导致下列问题:
2021-06-01 |
Versal ACAP
主题演讲:什么是可组合式数据中心?(中文字幕)
本视频将介绍自适应计算技术的未来。
2021-06-01 |
数据中心
AD936x+ZYNQ搭建收音机(一)
利用SDR做一个收音机是所有入门SDR都会做的小项目,简单直观易上手的特点和“Hello World”、流水灯一样。本篇文章就带领大家利用AD936X+ZYNQ平台SDR做个SDR。
2021-06-01 |
AD936x
,
Zynq
,
收音机
使用PUF的外部安全存储应用说明
本文描述了如何在Zynq® UltraScale+™器件中使用物理不可克隆功能,以实现安全加密的外部存储。
2021-05-31 |
XAPP1333
开发者分享 | PetaLinux 镜像调试系列-在 Vitis 中调试 ARM 可信固件和 U-boot
在本篇博文中,我们将探讨如何在 Vitis 中调试 Zynq UltraScale 器件启动镜像。这些启动镜像包括 ARM 可信固件 (ATF) 和 U-boot。
2021-05-31 |
Petalinux
,
Zynq-UltraScale
,
ZCU104
【视频】端口级 I/O 协议
视频展示了如何在 Vitis™ HLS 工具中指定端口级协议。
2021-05-31 |
Vitis-HLS
XBERT:一种在线修改Xilinx FPGA嵌入式RAM比特流的方法
XBERT是一个API和设计工具集,用于使用设备的配置路径零成本访问Xilinx体系结构上的片上SRAM块。XBERT API是高级别的,允许开发人员根据应用程序源代码中的逻辑内存指定类似DMA的内存内容数据传输,因此基本上适用于任何针对Xilinx设备的设计。应用程序开发人员可以广泛地访问XBERT,它隐藏了物理映射和比特流编码的底层细节。
2021-05-31 |
XBERT
赛灵思开发者计划系列沙龙: 长沙/济南已启动
赛灵思开发者计划(Xilinx Developer Program)是一项面向全球开发者朋友推出的专项服务计划,打造了涵盖课程学习、项目开发、交流分享三大板块的自循环开发者生态体系,同时开放多项权益(免费课程培训、板卡租用、专属活动邀请、新工具试用、自适应挑战赛激励和月度项目推荐等)
2021-05-28 |
赛灵思开发者计划
魔视智能与赛灵思战略合作,共同推动自动驾驶系统的量产落地
魔视智能展示了最新一代遥控泊车(RPA)软硬件一体系统解决方案。该方案采用赛灵思Zu2作为主芯片,能够接4路环视摄像头、12路超声波传感器,遵循ISO26262功能安全开发,符合车规要求。本系统集成了多个神经网络,充分利用芯片优势,解决用户在泊车中的痛点,保证了系统安全可靠。
2021-05-28 |
魔视智能
,
赛灵思
,
自动驾驶系统
Xilinx PCIe XDMA使用指南
在FPGA需要和处理器打交道时,无论是X86,还是PowerPC,以及一些嵌入式的ARM等,对外的接口常见如下表。
2021-05-28 |
PCIe
,
XDMA
‹‹
458 中的第 256
››