跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
利用 LSB 纠正技巧对中点值进行收敛舍入的用例
驱动工业机器人,电机控制开发如何快速上手?
Microchip PolarFire® FPGA为机器人打造“最强大脑”
一文快速理解I2S协议
本文将带领FPGA初学者深入了解I2S协议的奥秘,探索其在FPGA开发中的应用。
2024-08-14 |
I2S协议
,
数字音频
CXL,最强科普!
本调查介绍了 CXL,包括 CXL 1.0、CXL 2.0 和 CXL 3.0 标准。我们将进一步调查 CXL 的实现情况,讨论 CXL 对数据中心环境的影响以及未来的发展方向
2024-08-13 |
CXL
,
数据中心
中科亿海微SoM模组——电机驱动板
本文介绍的电机驱动板方案是基于中科亿海微自研的FPGA+ARM核心板+底板,以及FOC电机驱动控制软件算法,构成的电机驱动板原型样机。
2024-08-13 |
中科亿海微
,
电机驱动
,
EQ6HL45
AMD服务器芯片,创历史新高
根据 CPU 市场追踪机构 Mercury Research的最新报告,AMD 在 2024 年第二季度又度过了一个出色的季度
2024-08-13 |
AMD
,
服务器
[米联客-安路飞龙DR1-FPSOC] SDK入门篇连载-01 FPSoc开发入门
由于 FPSoc属于异构器件,同时包含处理器和可编程逻辑门阵列。故其应用开发具备特殊性,通常需要两步:
2024-08-13 |
SDK
,
FPSoC
,
米联客
,
安路
Vivado Design Suite用户指南:逻辑仿真
本文描述 AMD Vivado™ 仿真器作为独立工具和作为 Vivado Design Suite 的一部分的具体使用方式,以及如何使用波形查看器来分析和调试设计
2024-08-12 |
逻辑仿真
,
UG900
,
Vivado
,
首页推荐
LVDS的GCLK接收方案
在易灵思的器件上接收LVDS一般采用PLL接收,通过PLL产生两个时钟,一个是fast_clk,一个是slow_clk,分别用于处理串行数据和并行数据
2024-08-12 |
LVDS
,
GCLK
,
易灵思
DDR5技术的发展与应用前景
本期文章,我们将和大家一起了解DDR5技术的发展和应用前景。
2024-08-12 |
DDR5
Xilinx FPGA常用时钟原语有哪些?
今天来聊一聊Xilinx时钟管理原语,包括它们的定义、分类以及在设计中的应用。
2024-08-12 |
FPGA
,
时钟管理
瑞苏盈科打造基于工业标准SOM的人工智能
FPGA技术能够以低功耗和低延迟实现复杂的神经网络,同时还能连接大量外设并提供对工业应用非常重要的高稳定性
2024-08-09 |
瑞苏盈科
,
人工智能
,
Mars-XU3
汽车行业迎来新的飞跃:芯粒成为创新动力
汽车行业如今正处于技术飞跃的关键转折点,这次转变甚至要比从马车到汽车的转变更具革命性。这场变革迫在眉睫
2024-08-09 |
芯粒
,
Cadence
详细解读UCIe 2.0
UCIe是一种开放的行业架构标准,可在不同chiplet之间提供die-to-die之间的接口,解决物理芯片间 I/O 层、芯片间协议和软件堆栈问题。
2024-08-09 |
UCIe 2.0
,
UCIe
易灵思邀您8月27-29日莅临2024elexcon深圳国际电子展
易灵思将展示最前沿的16nm钛金系列 TJ375 FPGA芯片技术和相关应用。
2024-08-09 |
易灵思
,
深圳国际电子展
,
TJ375
打造异构计算新标杆!国数集联发布首款CXL混合资源池参考设计
国数集联基于FPGA与自主研发的CXL协议IP的先进特性,可实现CPU、GPU、DDR、SSD、FPGA等多类异构资源的系统性融合
2024-08-08 |
国数集联
,
CXL
,
CHRP
,
异构计算
智创未来,芯聚梦想 | 2024年智多晶FPGA技术研讨会即将启幕
本次研讨会智多晶将首次公开最新研发的SA5T-366,SA5T-200,SA5T-100,SA5Z-30等FPGA产品
2024-08-08 |
智多晶
,
FPGA
‹‹
450 中的第 45
››