Vivado RTC实时时钟系统设计
judy 在 周一, 08/28/2023 - 10:19 提交
我们一起学习一下RTC的驱动
All node
首个部署于边缘端FPGA上的大语言模型案例
judy 在 周一, 08/28/2023 - 09:55 提交
用支持PYNQ框架的PYNQ-ZU平台，与人工智能来一场聊天
Xilinx 电源管理库 (XilPM)介绍及使用
judy 在 周五, 08/25/2023 - 14:34 提交
AMD-Xilinx MPSoC 和 Versal ACAP 系列均具有复杂的内部电源结构
JTAG vs SWD：嵌入式调试接口的比较
judy 在 周五, 08/25/2023 - 14:27 提交
本文将深入研究JTAG和SWD，比较它们的特点、优劣势以及适用场景
Vivado EEPROM驱动设计
judy 在 周五, 08/25/2023 - 09:43 提交
EEPROM是一种特殊形式的闪存，其应用通常是个人电脑中的电压来擦写和重编程
FPGA的单bit信号跨时钟域处理方法（面试必问）
judy 在 周五, 08/25/2023 - 09:28 提交
本文重点讲解单bit跨时钟域的处理方法
Vitis HLS：使用任务级并行性的高性能设计
judy 在 周四, 08/24/2023 - 16:41 提交
Vitis™ HLS 利用 AMD FPGA 提供的独特优势和特性，为高性能设计优化 C 代码
FPGA新人需要铭记的相关单位度量（请记在骨髓里）
judy 在 周四, 08/24/2023 - 11:04 提交
FPGA属于数字电路范畴，工作中我们会碰到时钟频率，信号速率
Virtex-5/Spartan-6 GTP/GTX RocketIO - Loss of Sync (LOS) 的行为在某些情况下与预期不同
judy 在 周四, 08/24/2023 - 09:36 提交
本文介绍了 LOS 状态机行为，并提供了解决问题的方法
2027年中国人工智能市场IT总投资规模预计超380亿美元
judy 在 周四, 08/24/2023 - 09:13 提交
IDC预计，2027年中国AI投资规模有望达到381亿美元，全球占比约9%