FPGA时钟
judy 在 周一, 08/21/2023 - 09:38 提交
几年前FPGA时钟只需要连接一个单端输入的晶振，非常容易
All node
上展科技宣布与AMD建立战略伙伴关系
judy 在 周五, 08/18/2023 - 14:43 提交
上展科技的多窗口图像处理器配备AMD FPGA芯片，具有无压缩的4K/60Hz 4:4:4
DDR3带宽的计算
judy 在 周五, 08/18/2023 - 14:39 提交
本文总结了DDR3带宽的计算方法
关于FPGA底层的思考：if-else的逻辑延迟一定比case大吗？
yangyf000 在 周五, 08/18/2023 - 09:00 提交
如果case和if-else都是使用一个查找表实现的，那他们的延迟有区别吗？
Versal™ 自适应 SoC 助力 8K 处理 – 为 8K 做好准备（3）
judy 在 周四, 08/17/2023 - 15:05 提交
为了获取和传输 8K 视频，接口必须提供 4 倍于其 4K 前代产品的带宽
Matlab中数字波束形成的几个步骤及代码
judy 在 周四, 08/17/2023 - 14:44 提交
数字阵列雷达的基本原理主要包括数字波束形成和数字接收处理
节省编译时间系列 3：使用增量综合
judy 在 周四, 08/17/2023 - 10:02 提交
增量综合的工作方式与增量实现流程相似，但仅适用于综合阶段
IT领导者对人工智能将改变其业务的方式持乐观态度，并正在加大投资
judy 在 周四, 08/17/2023 - 09:23 提交
近七成IT领导者认为人工智能技术将提高团队效率，但52%的人表示其组织还没有所需的IT基础设施
显示屏连接：不断发展以满足 8K 标准 – 为 8K 做好准备（2）
judy 在 周三, 08/16/2023 - 14:47 提交
音频/视频（A/V）接口是任何显示系统不可或缺的一部分
Vitis HLS L1 库向导快速入门
judy 在 周三, 08/16/2023 - 10:35 提交
本文将讲解如何下载 L1 库、查看所有可用功能以及如何在 Vitis HLS GUI 中使用库函数