All node

使用VVAS开发软件应用

Vitis视频分析SDK是在AMD平台上构建AI驱动的智能视频分析解决方案的完整软件栈

hash算法在FPGA中的实现(三)——hash表项的插入

在前面的文章中主要介绍了hash表及其链表的结构,同时说明了如何读取表项

UltraScale 开发板与套件 - 使用 System Controller 手动调整 VADJ

VADJ 引脚是 VITA 57.1 FMC 标准的一部分,承载着从载卡到 I/O 夹层模块的可调节电压等级的电源

随温度变化的动态电压缩放实现

本文描述了为支持AMD Versal™器件的-2LLI SKU的低温补偿DVS功能而需要实施的硬件和软件变更。

关于Chiplet,Lisa Su罕见分享

Lisa Su 深入探讨如何使用该公司多年来一直使用的小芯片来构建这些芯片

面向 Versal 自适应 SoC 的设计咨询:如果使用 PUF,Vcc_pmc 必须连接到 0.7 VDC

本答复记录旨在描述在部分 Versal 自适应 SoC 器件上使用物理不可克隆功能

Vitis下载安装尝试

首先本次下载主要使用的是linux系统,所以我们先看一下Vitis支持的linux版本

FIFO设计(Verilog)

为了应付找工作的需要,打算学习一些fifo相关的内容,首先是从fifo的设计开始

AMD扩大数据中心产品组合推出全新EPYC CPU,并展示AMD AI平台战略

AMD 推动数据中心专业计算性能,推出适用于云原生和技术计算的全新 AMD EPYC处理器

AMD凭借第四代AMD EPYC处理器协同亚马逊AWS重新构想云计算性能

亚马逊EC2 M7a实例提供了性能上的重大飞跃,其计算性能比M6a实例高出50%