FPGA 的数字信号处理：重写 FIR 逻辑以满足时序要求
judy 在 周四, 06/08/2023 - 10:19 提交
今天的文章让我们来看看当设计不能满足时序要求时如何分析并解决它
All node
AMD 延长 Spartan 6 产品生命周期至少至 2030 年
judy 在 周四, 06/08/2023 - 10:11 提交
AMD正式宣布对 Spartan 6 FPGA 的支持将至少延长至 2030 年
AMD 自适应和嵌入式产品技术日苏州站成功举办
judy 在 周三, 06/07/2023 - 14:59 提交
AMD多位技术专家带来最新的自适应与嵌入式产品概览
AMD的反击：Zen 4c
judy 在 周三, 06/07/2023 - 10:52 提交
在本文的深入探讨中，我们将分享对 Zen 4c 架构、市场影响、平均售价、销量、超大规模厂商订单转换的分析
Vivado HLS 开发工具是否好用
judy 在 周三, 06/07/2023 - 09:25 提交
大多数FPGA程序员认为，高级工具总是发出更大的比特流，作为提高生产率的 "代价"
Xilinx FPGA DDR3设计（三）DDR3 IP核详解及读写测试
judy 在 周二, 06/06/2023 - 15:33 提交
本文我们介绍下Xilinx DDR3 IP核的重要架构、IP核信号管脚定义、读写操作时序
AMD带领GPU进入Chiplet时代，RDNA 3架构深入解读
judy 在 周二, 06/06/2023 - 15:05 提交
AMD 透露了其 RDNA 3 GPU 架构和 Radeon RX 7900 系列显卡的关键细节
FPGA零基础学习之Vivado-ROM使用教程
judy 在 周二, 06/06/2023 - 09:50 提交
ROM的英文全称为Read-Only Memory，即只读存储器。可以从任意地址上读取数据
FPGA 的数字信号处理：Verilog 实现简单的 FIR 滤波器
judy 在 周二, 06/06/2023 - 09:31 提交
该项目介绍了如何使用 Verilog 实现具有预生成系数的简单 FIR 滤波器。
历史视角看高性能计算的演变
judy 在 周一, 06/05/2023 - 16:47 提交
高性能计算的历史视角凸显了该领域在过去几十年中取得的显著进步