边缘AI开发，如何驶上快车道？
judy 在 周三, 05/24/2023 - 16:51 提交
在云计算之后，边缘计算将成为未来十年物联网市场新的增长点
All node
Vivado 统一 Web 安装程序：下载和安装过程中无法绕过用户帐户身份验证阶段
judy 在 周三, 05/24/2023 - 16:44 提交
当我尝试在机器上安装 Vivado 时，无法通过帐户身份验证检查。为什么会出现此问题?
AMD 自适应和嵌入式产品技术日再约姑苏城
judy 在 周三, 05/24/2023 - 09:57 提交
分享主题包含 AMD 自适应与嵌入式产品更新，沉浸式智能座舱与舱驾一体化带来的全新体验
FPGA远程更新/远程调试的一种简单方法
judy 在 周三, 05/24/2023 - 09:56 提交
本文使用树莓派+FPGA进行方案验证
Vitis™ 统一软件平台 2023.1 全新发布
judy 在 周三, 05/24/2023 - 09:36 提交
AMD Vitis™ 统一软件平台 2023.1 版近期已正式发布！
AMD Xilinx AXI Interrupt Controller 中断优先级
judy 在 周二, 05/23/2023 - 17:02 提交
AXI Interrupt Controller支持中断优先级。 在Vivado Block Design中， bit-0连接的中断优先级最高
RFSOC 指南现已推出！
judy 在 周二, 05/23/2023 - 09:59 提交
了解如何构建软件定义的无线电，获取实操示例
ZYNQ 定时器中断实验——FPGA Vitis篇
judy 在 周二, 05/23/2023 - 09:23 提交
本实验介绍如何使用ZYNQ芯片PS端的定时器资源
Vivado： Labtools 27-3412错误
judy 在 周二, 05/23/2023 - 08:58 提交
最近在上板测试的过程中，使用mark_debug跑工程后生成的bit在下载的时候遇到了问题
L、C、X和Ku波段全数字多波段SAR系统的可行性研究
judy 在 周一, 05/22/2023 - 15:13 提交
具有超宽模拟带宽的高采样率DAC和ADC是实现全数字多波段SAR系统的关键技术