All node

Zynq UltraScale+ RFSoC器件介绍

judy 在 周一, 05/22/2023 - 14:43 提交

本文介绍一下Xilinx公司新一代Zynq UltraScale+ RFSoC器件

ZYNQ 串口打印输出——FPGA Vitis篇

judy 在 周一, 05/22/2023 - 10:50 提交

本实验主要介绍使用PS端来完成ZYNQ串口打印输出的功能

Versal GTY/GTYP：使用 PRBS 生成器和检查器

judy 在 周一, 05/22/2023 - 09:15 提交

本文涵盖了在 Versal GTY 和 GTYP 中使用模式生成器和检查器时对以下操作的限制

在 Versal VCK190 评估套件上使用器件固件升级 (DFU) 执行 USB 辅助启动模式测试

judy 在 周五, 05/19/2023 - 17:41 提交

本文将演示如何在 Versal AI Core 系列 VCK190 评估套件上从 USB 辅助启动模式启动 Linux

Kria SoM K26I - GTH 线速率限制

judy 在 周五, 05/19/2023 - 17:29 提交

每个模块的 GTH 规格略有不同。相比于商用级 K26C，工业级 K26I 存在一些限制

AMD MicroBlaze中通过AXI Timer获取时间戳

judy 在 周五, 05/19/2023 - 09:36 提交

通过XTmrCtr_GetValue获取时间戳，是以时钟周期为单位的

HBM学习总结

matt z 在 周五, 05/19/2023 - 09:07 提交

HBM将多个DDR芯片堆叠在一起，所以也是个3D结构；每个die之间通过TVS和microbump方式连接

Vivado Design Suite用户指南：动态功能交换

judy 在 周四, 05/18/2023 - 15:26 提交

FPGA 技术支持灵活开展现场编程和再编程，无需通过设计修改来重建互连结构

AMD Xilinx SoC: 定制PetaLinux中的FSBL

judy 在 周四, 05/18/2023 - 15:10 提交

客户为AMD Xilinx SoC创建了PetaLinux工程。需要定制PetaLinux中的FSBL

利用TI公司TXS0108实现FPGA IO Bank接不同外设IO接口电压案例

judy 在 周四, 05/18/2023 - 11:09 提交

本文介绍利用TI公司TXS0108实现FPGA IO Bank接不同外设IO接口电压转换