工作场所传感器助力实时管理办公空间
judy 在 周四, 10/20/2022 - 09:46 提交
这种基于传感器的神经网络解决方案实时运行，帮助用户掌握办公室空间的占用状况以及员工的移动路径
All node
Xilinx射频系统级芯片(RFSoC)，你用过吗？
judy 在 周三, 10/19/2022 - 18:16 提交
模数转换器几乎消除了所有的模拟前端组件，射频/中频采样率高达4GHz
为什么RTL代码推荐使用XPM（Xilinx参数化宏）？
judy 在 周三, 10/19/2022 - 15:14 提交
我们以MEMORY为例，在Vivado中可以通过下面四种方式调用FPGA中的存储单元
FPGA项目开发之同步信号和亚稳态
judy 在 周三, 10/19/2022 - 10:08 提交
让我们从触发器开始，所有触发器都有一个围绕活动时钟沿的建立（setup time）和保持窗口（hold time）
Xilinx selectIO 资源的使用——input方向
judy 在 周三, 10/19/2022 - 09:32 提交
将管脚输入的第一个触发器使用ILOGIC来实现有助于每次编译过程中时序的确定性。
AI 引擎内核编码最佳实践指南
judy 在 周二, 10/18/2022 - 17:52 提交
本文档聚焦 AI 引擎内核编程，除单内核编程外，还涵盖了多方面的内容
Xilinx 7系列SelectIO结构之IO标准和端接匹配（二）
judy 在 周二, 10/18/2022 - 17:37 提交
本文继续介绍Xilinx 7系列FPGA SelcetIO电平标准及相关端接匹配电路。
Verilog中$finish、$stop的使用与区别
judy 在 周二, 10/18/2022 - 10:08 提交
系统任务$finish的作用是退出仿真器，结束仿真过程
字符串匹配算法——shift_and的FPGA实现
judy 在 周二, 10/18/2022 - 09:05 提交
ZYNQ-7000 and ZYNQ Ultrascale+ MPSoC片内ADC应用笔记
judy 在 周一, 10/17/2022 - 16:23 提交
应用笔记简要描述Xilinx Zynq 系列器件XADC的相关资源及若干种应用