All node

Power Design Manager 2022.2 简介

judy 在 周五, 10/28/2022 - 15:46 提交

了解 Versal 器件功耗估计从 XPE 迁移到 PDM 的简易迁移路径，并展示了其易用性和增强型向导。

Vivado联合Modelsim软件安装和仿真库编译

francis zhang 在 周五, 10/28/2022 - 15:31 提交

Vivado hls工具与Vitis统一软件平台的出现和发展，突破了以往使用FPGA进行设计时，使用语言HDL语言进行设计实现的瓶颈

基于Zybo Z7的图像处理加速项目

judy 在 周五, 10/28/2022 - 14:48 提交

在这个项目中，我们将创建一个简单的函数，将彩色图像转换为灰度图像

Xilinx FPGA资源解析与使用系列——Transceiver（一）参考时钟解析

judy 在 周五, 10/28/2022 - 10:02 提交

从IP核的时钟配置来学习transceiver的参考时钟架构细节

如何使用2022.1版本工具链实现ZCU102 USB启动（下）

judy 在 周四, 10/27/2022 - 17:00 提交

由于UG1029已经对LINUX下dfu-util的操作步骤做了详细说明，本文介绍WIN10下dfu-util的操作步骤

FPGA处理浮点数

judy 在 周四, 10/27/2022 - 16:56 提交

通过阅读IP手册可以知道，该IP支持的很多种浮点数计算，今天主要介绍最简单的加法操作

PCIE项目中AXI4 IP核例化详解

judy 在 周四, 10/27/2022 - 11:33 提交

本工程实现PCIE的8通道速率2.2GBps通信，并验证数据的正确性

FPGA开发中RAM的使用方法以及细节技巧

francis zhang 在 周四, 10/27/2022 - 09:42 提交

说到 FPGA ，不得不提的是存储器，当我们做相关项目时，经常会遇到存储数据的问题

只需1小时，轻松玩转视觉AI？Xilinx Kria KV260视觉AI套件评测

judy 在 周三, 10/26/2022 - 17:18 提交

视觉AI应用发展至今，已经遍地开花，你能想到的或想不到的地方，它都存在