【在线培训】Xilinx Versal ACAP 快速入门开发
judy 在 周三, 09/01/2021 - 09:20 提交
欢迎参加Xilinx官方授权培训提供商-依元素科技举办的在线培训活动，专注于Versal®ACAP平台开发！了解最新的 Xilinx Versal ACAP 平台及其组成模块，支持更灵活地实现系统加速；Versal独有的功能特性，如人工智能引擎（AIE）和片上网络(NoC)，将在Vitis统一软件工具流程中覆盖支持；
All node
Vitis DPU加速设计流程总结
judy 在 周二, 08/31/2021 - 17:23 提交
本文对vitis设计流程进行总结
Imagination开发者系列在线课程第三期：3D 图形介绍
第三期课程对 3D 图形中所有重要概念进行了详细解释，将为你在开始图形开发之旅打下坚实的基础。
Booting and Running Without External Memory - DDRLESS
judy 在 周二, 08/31/2021 - 14:58 提交
在一些工业应用中不管出于成本还是功耗又或者集成难度可能不需要DDR，这些系统只需要很小的内存空间来存储和执行其应用程序，对于这些系统OCM可以满足其与存储器相关的需求。本文主要介绍在OCM空间不足时从flash执行应用程序时如何提高性能。
Xilinx 2020.1 MIG核读写DDR3内存，新建工程时配置MIG核的完整步骤
guanxiao_505740 在 周二, 08/31/2021 - 10:54 提交
本文以XC7A35TFGG484-2这款芯片为例，采用米联客FPGA开发板，用MIG核驱动DDR3内存。FPGA外接的晶振大小为50MHz，DDR3内存的驱动频率（ddr3_ck_p和ddr3_ck_n）为400MHz。选用的DDR3内存型号为MT41K128M16，内存容量为256MB。
Versal™ 平台的系统级优势
judy 在 周二, 08/31/2021 - 09:53 提交
了解Versal™ ACAP的系统级优势以及与基于可编程逻辑的竞争器件的比较性能。
FPGA新手也能速成视觉AI应用 Kria SOM简化架构加速开发
judy 在 周一, 08/30/2021 - 15:31 提交
现场可编程门阵列(FPGA)的功能逐年扩展，始终围绕着一个核心价值，那就是较其他嵌入式技术的灵活性与性能优势。毫无疑问，近年来FPGA最主流的趋势是整合嵌入式处理器和接口设备，让设计人员能够将合适的任务分配给合适的运算引擎。
机器人中的自适应计算 (v1.0)
judy 在 周一, 08/30/2021 - 09:56 提交
利用ROS 2来实现FPGA的软件定义硬件。
Vitis下运行DNNDK例程编译错误分析与解决
judy 在 周一, 08/30/2021 - 09:50 提交
在Vitis下运行DNNDK例程时，（例程地址https://github.com/Xilinx/Vitis-In-Depth-Tutorial/blob/2020.1/Vitis_Plat...）运行到编译时，（20 Right click the hello_dpu project folder and select Build Project）一直出如下错误
Dialog为Xilinx Kria K26自适应系统模块提供电源管理方案
judy 在 周一, 08/30/2021 - 09:25 提交
Dialog半导体公司今天宣布扩大与赛灵思公司的合作。Dialog已获青睐为赛灵思的新型Kria自适应系统模块（SOM）提供电源管理方案，该模块面向智慧城市和智慧工厂中的视觉人工智能（AI）应用。