ZYNQ MPSOC自定义单板创建PYNQ镜像V2.6
judy 在 周三, 08/25/2021 - 15:11 提交
PYNQ结合了Zynq与Python的优势，是机器学习/人工智能、边缘计算、大数据处理等算法加速的优秀平台。PYNQ这个名字来自于Python productivity for Zynq，PYNQ使用Python语言简化了Zynq应用程序开发过程。
All node
抽象外壳：提高动态功能交换开发效率
judy 在 周三, 08/25/2021 - 10:57 提交
动态功能交换 (DFX) 在赛灵思芯片内赋能实现了巨大的灵活性，使用户能够按需加载应用，更新已经部署的系统并降低功耗。平台设计方便团队之间的协作，让一个团队专注于基础设施，另一个团队专注于硬件加速。然而，由于 DFX 有基础性的流要求，使得 Vivado 设计套件编译时间拖 长并给多用户环境造成挑战。
ICCV 放榜，赛灵思再中两元！
judy 在 周三, 08/25/2021 - 09:33 提交
作为一支坚持前沿研究与客户需求双驱动的团队，赛灵思 AI 研发算法团队的研究领域覆盖应用算法优化，以及面向不同硬件平台的算法设计。本次 ICCV 录取的两篇论文就是这支团队在此领域收获的果实。
Vitis加速设计
judy 在 周二, 08/24/2021 - 16:42 提交
Vitis官方文档主要有两个ug1400和ug1393 ，ug1400主要针对嵌入式软件设计，ug1393针对应用加速设计。本文结合以上两个文档，主要针对Zynq®-7000 SoC，和Zynq® UltraScale+™ MPSoCs应用加速开发流程进行简要介绍。
【科普】FPGA 的布局规划艺术
judy 在 周二, 08/24/2021 - 11:41 提交
布局规划是为设计增加布局布线约束的过程。一个大型高速设计的布局规划是实现时序收敛的关键。好的布局规划可以大大提高设计性能，并确保设计结果的质量。差的布局规划具有相反的效果，使其无法满足时序约束，并导致设计结果与预期不符
用于 Versal ACAP 的 DPUCVDX8G (v1.0)
judy 在 周二, 08/24/2021 - 09:56 提交
本文介绍 DPUCVDX8G，这是一种可配置的计算引擎，针对具有 AI 引擎的 Versal ACAP 设备中的卷积神经网络进行了优化。