Zynq7035单板创建PYNQ镜像V2.6
judy 在 周一, 11/01/2021 - 09:45 提交
本次设计是在zynq7035器件上进行，创建PYNQ框架v2.6版本，构建需要如下步骤：
All node
国微思尔芯发布采用赛灵思UltraScale+ VU19P FPGA的芯神瞳逻辑矩阵LX2
judy 在 周五, 10/29/2021 - 14:53 提交
国微思尔芯推出在原型验证领域的前沿技术创新产品：芯神瞳逻辑矩阵LX2。逻辑矩阵LX2采用的是赛灵思目前容量最大的UltraScale+ VU19P FPGA芯片。其单系统最多可配置8颗FPGA，而每个标准机柜最高可配置8台LX2，单机柜支持近32亿门逻辑规模
Xilinx Vitis 2020.1修改工程占用的BRAM内存大小的方法
judy 在 周五, 10/29/2021 - 14:30 提交
修改了代码后编译工程，有时会因为BRAM空间不足而编译失败，出现下面的错误提示，这时，需要回到Vivado工程里面，在Block Design中将分配的BRAM空间大小改大。具体方法如下。
【下载】Vivado ML版中基于ML的路由拥塞和延迟估计（v1.0）
judy 在 周五, 10/29/2021 - 09:48 提交
本文描述了两个ML建模应用，用于提高Vivado® ML版中时序延迟和路由拥塞估计的准确性。
如何在 PetaLinux 及独立操作系统中使用 MPSoC 器件启动 USB2.0 标准接口
judy 在 周五, 10/29/2021 - 09:37 提交
本答复记录将介绍在 Vivado 2016.4 - 2017.2 工具中，在 PetaLinux 和独立操作系统下如何使用 MPSoC 器件运行 USB2.0 标准接口。
Kria KV260 超长干货之开箱指南
judy 在 周四, 10/28/2021 - 15:15 提交
Kria KV260 超长干货之开箱指南
搞定多信道讯号调节校准 卫星通讯收发系统实作新设计
judy 在 周四, 10/28/2021 - 11:00 提交
本文介绍了使用16通道发射(16Tx)和16通道接收(16Rx)子数组的实验结果，其中所有发射和接收信道都使用数字转换器集成电路(IC)中的强化型DSP模块来校准。与其它架构相比，这个多信道系统在尺寸、重量和功率上都更有优势。相对于该系统的FPGA资源利用率后可发现，强化型DSP模块可为多信道平台的设计人员解决重要挑战。
ZYNQ学习之路——时序仿真
judy 在 周四, 10/28/2021 - 10:08 提交
在编写ZYNQ的FPGA逻辑代码过程中，往往需要对时序进行分析。时序信号的分析一般通常有软件仿真和在线仿真两种，本文介绍这两种方法的具体使用方法。
基于ZYNQ的能源电力解决方案分享
judy 在 周四, 10/28/2021 - 09:41 提交
近年来，“工业互联网”技术在能源电力行业得到了长足发展。随着能源互联网信息一体化、电力市场售电改革、新能源微电网与储能、智能配电终端、能源四表集抄网络、电力智能巡检等概念与政策的陆续推出，能源电力行业在基于“工业互联网”的核心指导方向下，对嵌入式解决方案在上述背景下的创新应用与升级换代的需求日益旺盛。