All node

ZYNQ学习之路——PetaLinux开发环境搭建

本文转载自:亦梦云烟的博客

简介
PetaLinux是一个嵌入式Linux系统开发工具,用于设计Xilinx基于FPGA的SOC片上系统。本节为第一节,旨在介绍如何使用PetaLinux工具。

软件环境: windows 10 64bit,VMware 12, ubuntu 16, Vivado2018.2

硬件环境: 米尔科技Zturn board

安装vmware后在其中安装ubuntu。

一、安装PetaLinux开发环境
安装PetaLinux要求:
在非root权限下安装
PetaLinux依赖很多标准开发工具和库,需要先安装下表中的依赖。

表1-1 Packages and Linux workstation Environments

第十届松山湖中国IC创新高峰论坛

借助于Kria SoM部署边缘人工智能

生产线已步入了快节奏时代, 但要提高交付速度和客户满意度,势必需要在装运前检测制造或包装缺陷。然而,自动化检测设备需要在不降低生产线速度的情况下进行处理和做出决策。所以,我们需要借助于Xilinx Kria K26系统模块 (SoM)等器件的帮助。接下来让我们将详细地介绍Kria KV260视觉入门套件如何用于制造行业。

Xilinx 运行时 (XRT) 发行说明 (v2021.1)

本文描述 Xilinx® Runtime (XRT) 的发布。

在Vivado 2020.1中用MIG核读写DDR3内存,编译代码时提示Sub-optimal placement错误的解决办法

板子使用的是米联客的XC7A35TFGG484-2的开发板,上面带有256MB的型号为Micron MT41K128M16的DDR3内存。板子上的V4引脚上接了50MHz的晶振。
用MIG核来驱动这片DDR3内存。DDR3的运行时钟Clock Period为400MHz(由MIG核自己产生这个时钟,从ddr3_ck_p和ddr3_ck_n引脚输出出来,用来驱动DDR3)

如何通过 XDC 使用数据初始化 Block RAM?

我们如何通过 XDC 使用数据初始化 Block RAM?

开发者分享 | 巧用方法论

“方法论 (Methodology)” 报告是 Vivado 工具中的一项功能,它使用 UltraFast 设计方法论 (UFDM) 以及 Versal ACAP 设计方法论来帮助精简设计进程和提升 QoR。方法论分析是一种特殊形式的设计规则检查,专用于检查是否符合设计方法论,并识别进程中出现的常见错误。

设置I帧的QP,提高I帧的质量

在有些应用中,发现I帧不够大。MPSoC VCU CtrlSW可以设置每一帧的QP大小。因此,可以通过设置I帧的QP,提高I帧的大小,从而提高I帧的质量。

挑战赛新增大中华区专属报名通道,事半功倍,不来看看么?

为了更好地帮助中国区的开发者们顺利参加本次比赛,我们特意开通了大中华区的专属报名通道,各位可使用中文提交您的基础信息

ZYNQ学习之路——AXI DMA

AXI DMA IP核提供了AXI4内存之间或AXI4-Stream IP之间的内存直接访问,可选为分散收集工作模式,初始化,状态和管理寄存器等通过AXI4-Lite 从机几口访问,结构如图1所示,AXI DMA主要包括Memory Map和Stream两部分接口,前者连接PS段,后者连接带有流接口的PL IP核