【视频】SmartLynq +模块：抢先了解
judy 在 周五, 03/05/2021 - 16:25 提交
SmartLynq +模块与 Versal ACAP 完美组合，可实现最佳生产力。本视频演示了通过高速调试端口（HSDP） 进行 Linux 下载有多快，并演示了 SmartLynq+ 模块提供的其他功能。
All node
Vitis 2019.2 — 由 Ubuntu 16.04 机器上不兼容 GTK 版本导致的 Eclipse GUI 问题
judy 在 周五, 03/05/2021 - 16:18 提交
由 Ubuntu 16.04 机器上不兼容 GTK 版本导致的 Eclipse GUI 问题
【下载】LDPC编码器解码器产品简介（v2.0）
judy 在 周五, 03/05/2021 - 09:49 提交
低密度奇偶校验（LDPC）软IP内核支持LDPC解码和编码。所使用的LDPC码是高度可配置的，并且所使用的特定代码可以在逐个码字的基础上指定。
同步后的复位该当作同步复位还是异步复位？——Xilinx FPGA异步复位同步释放
judy 在 周五, 03/05/2021 - 09:34 提交
针对异步复位、同步释放，一直没搞明白在使用同步化以后的复位信号时，到底是使用同步复位还是异步复位？比如针对输入的异步复位信号rst，使用本地时钟clk将其同步化以后得到一个新的复位信号sys_rst，当使用sys_rst时，是将sys_rst作为同步复位信号还是异步复位信号？
【视频】Xilinx Alveo SN1000 SmartNIC（中文字幕）
judy 在 周四, 03/04/2021 - 14:20 提交
在本视频中，Xilinx 专家 Gordon Brebner 博士讨论了SmartNIC 的发展，P4 可编程能力标准以及 P4 如何解决线速数据包处理的问题。
Vivado版本升级导致的IP锁定的更新解决办法
judy 在 周四, 03/04/2021 - 11:58 提交
vivado建立的工程经常会出现版本升级而导致的IP核锁定情况，本文以vivado 2019.2的版本打开旧版本为例，介绍两种更新方法
RFSOC-PYNQ系列资源在 FPGA'21 发布
judy 在 周四, 03/04/2021 - 09:43 提交
在2月28日全球最顶尖的FPGA'21大会上，PYNQ团队发布了全新的RFSoC-PYNQ开源框架，示范应用，硬件平台以及丰富教学资源。此次发布不仅仅包括RFSoC-PYNQ框架，对应的Jupyter Notebook全部开源的应用实现。
总结了20个DDR3和FPGA部分的设计规范
judy 在 周四, 03/04/2021 - 09:20 提交
总结了20个DDR3和FPGA部分的设计规范
解决三大痛点，加速SmartNIC普及
judy 在 周三, 03/03/2021 - 15:08 提交
网卡（ NIC ）自 20 世纪 80 年代便已出现，到本世纪初，许多公司开始投身该领域进行创新。他们最初的重点是高性能计算（ HPC ）。尽管业务都在以太网上运行，但是，最强大的 HPC 集群是使用 Myrinet 或 Infiniband 创建的。这些网络的网卡被设计为可以绕过操作系统（ OS ）内核，直接与 HPC 应用通信，从而显著提升性能
【在线免费培训】启动Xilinx AI专用平台Versal ACAP
judy 在 周三, 03/03/2021 - 14:32 提交
在活动中，您将了解最新的 xilinx Versal ACAP 平台及其组成模块，支持更灵活地实现加速系统。Versal独有的功能特性，如人工智能引擎（AIE）和片上网络(NoC)，将在Vitis统一软件工具流程中覆盖支持。其主要目的是让您能将新的应用程序与Versal关联起来，并使您能够探索这个平台和工具。