All node

助力Newtouch验证平台实现四次迭代,加速芯片应用市场持续升级

近日,科通联手国内领先的软件外包服务提供商Newtouch(新致华桑),基于赛灵思最大容量 FPGA芯片,成功推出第四代大规模原型验证系统 -- PHINEDesign平台 NE-VU19P-LSI,为最先进ASIC及SoC芯片原型认证和仿真提供了行业最高逻辑密度,从而加速物联网应用进程,推动芯片应用向前发展。

开发者分享 | 如何在 Versal 平台实现两个 PS I2C 控制器的回环

I2C 总线的两根信号线 SCL 和 SDA 需要上拉才能正常工作,当板卡上没有合适的硬件设置或者没有合适的 I2Cslave 设备,我们就无法进行 I2C 软件测试。那么是否可以将两个 PSI2C 控制器通过 EMIO 接口互连起来呢?

Versal ACAP、APU - DSB 指令后可能会发生推测性 TLB 填充

Arm 发行的白皮书 "Cache Speculation Side-channels"用于发现 "Spectre" 辅助通道。 白皮书指出,DSB SYS 和 ISB 的组合可防止随后的猜测。但是,对于在 DSB SYS + ISB 之后执行页面转换的单次加载、存储或其他内存操作,可推测在 DSB SYS + ISB 完成之前的初始查找中是否发生了 TLB 错误,并填充新的 TLB 条目。

【视频】Vitis HLS 工具概述

本视频重点介绍了 Vitis™ 高层次综合工具的主要功能。

Zynq AXI-GP接口简介

对于GP接口(general purpose)通用目的接口,有四个接口(两个从端口,两个主端口)。GP接口直接连接到的是中央互联区(central interconnect),然后由中央互联区再连接到OCM interconnect和存储器接口上。对于GP接口,通常使用他进行控制配置。

【工程师分享】使用 AXI performance monitors (APM)测试MPSoC DDR访问带宽

MPSoC的DDR控制器的数据通道上集成了 AXI performance monitors (APM)。具体情况,可以参考Xilinx UG1085 (v2.2)中Chapter 15的“Figure 15‐1: PS Interconnect”或者Figure 17-1。

【视频】在 IPI 中创建 ADC 系统

使用 Vivado IP integrator,在 RF Data Converter IP 中为 Zynq™UltraScale +™RFSoC 配置 ADC 的步骤。

存储器相关问题汇总【SRAM】【DRAM】【SDRAM】【Flash】【EPROM】【EEPROM】

很多 FPGA 也是基于 SRAM 架构的,下载程序后运行,而断电后再次上电,需要重新下载程序。由此引出所谓的“固化”,即将程序下载到 EEPROM、Flash 等非易失性器件中,每次上电后从 EEPROM 或者 Flash 中加载对 FPGA 的配置(bitstream),比如 Xilinx FPGA 常用 QSPI Flash、SD 卡等方式。

2021 FPGA 生态峰会

FPGA在通信、工业、汽车、物联网以及医疗电子、消费电子领域正发挥越来越大的作用,伴随FPGA的应用深入,FPGA厂商高歌猛进,在2020年均获得了快速发展!继成功举办两届FPGA应用创新论坛之后,电子创新网和ELEXCON深圳国际电子展暨嵌入式系统展主办方博闻创意会展(深圳)有限公司将FPGA应用创新论坛升级为FPGA生态峰会(FES2021),为FPGA生态建设助力!

目前,5G、人工智能、自动驾驶、大数据、智能应用如火如荼,这些应用都和FPGA相关,FPGA生态峰会将围绕FPGA应用,吸引FPGA生态伙伴加入,从FPGA器件、FPGA应用、生态建设多角度推动FPGA产业发展。

本次峰会为期半天,智多晶、瑞苏盈科、易灵思、京微齐力、牛芯半导体等一批FPGA领域新锐集体亮相并演讲


开发者分享 | 如何在 IP 的 kernel module 里设置并使用 IP interrupt

有时我们需要为官方 IP 或者自己创建的 IP 生成 kernel module,然后在 linux kernel space 里使用 kernel module 来控制这个 IP。如果要使用 IP 中断,我们需要在 kernel module 代码里获取设备中断并建立中断服务程序。