低成本快速升级，为工程师们“擦亮眼”
judy 在 周三, 03/24/2021 - 09:41 提交
具有“工程师的眼睛”美称的示波器，是如今数字时代设计、制造、维修电子设备时不可或缺的工具。它能帮助工程师查看时域和射频域中的各种模拟信号和数字信号、观察高速数字总线的信号完整性或检查电源的电压和电流
All node
【下载】Versal ACAP 硬件、IP 和平台开发方法指南
judy 在 周二, 03/23/2021 - 14:56 提交
赛灵思 Versal ACAP 硬件、IP 和平台开发方法论是旨在帮助精简 Versal 器件设计进程的一整套最佳实践。Versal ACAP从设计之初即采用正确方法并尽早关注设计目标（包括 IP 选择和配置、块连接、RTL、时钟、I/O 接口和 PCB 管脚分配）至关重要。
【Zynq-7000 SoC 设计咨询】：BootROM NAND 驱动中发生缓冲器上溢
judy 在 周二, 03/23/2021 - 11:27 提交
从 NAND 闪存启动 Zynq-7000 SoC 器件时，BootROM 中的 NAND 驱动在 NAND 参数页面 (Parameter Page) 中执行读取时不会对输入进行验证。如果从参数页面读入的备用字节包含恶意的非法值，则会导致缓冲器上溢，从而可能导致执行任意代码。
DDS原理及FPGA实现
guanxiao_505740 在 周二, 03/23/2021 - 09:47 提交
一个按一定速度沿x轴行进，同时半径按一定频率在圆周上滑动的圆，最后留下的痕迹就是一个正余弦波。DDS全称直接数字频率合成（Direct Digital Synthesis）,简单来讲，分以下几步：
【视频】2020.2 嵌入式软件工具环境新增功能
judy 在 周二, 03/23/2021 - 09:28 提交
本视频演示了 2020.2 版嵌入式软件工具环境新增功能，其中涵盖了嵌入式软件栈和工具方面的更新与更改。
【下载】采用InFO封装的新型UltraScale+器件支持紧凑型工业相机
judy 在 周一, 03/22/2021 - 15:08 提交
Xilinx公司采用InFO封装的新型Zynq UltraScale+ MPSoC实现了全方位的工业性能--所有这些器件都采用了具有高计算密度的紧凑外形。
TVM学习（八）pass总结
judy 在 周一, 03/22/2021 - 10:06 提交
Pass是TVM中基于relay IR进行的优化，目的是去除冗余算子，进行硬件友好的算子转换，最终能够提高硬件运行效率。由tensorflow等深度学习框架生成的图机构中，含有很多可以优化的算子，比如expand_dim，len等，其实在编译阶段完全可以优化掉，从而能够减少硬件的计算，以及避免出现硬件不支持的算子。
【视频】 Vivado 2020.2 中的新增功能介绍
judy 在 周一, 03/22/2021 - 09:24 提交
本视频着重介绍了 Vivado Design Suite 2020.2 版中的新增功能，包括操作系统和器件支持、高级别增强功能以及加速设计集成、实现与验证相关的各项改进措施。
Xilinx FPGA AXI4总线介绍（一）
judy 在 周一, 03/22/2021 - 09:18 提交
AMBA® AXI4（高级可扩展接口 4）是 ARM® 推出的第四代 AMBA 接口规范，AMBA（Advanced Microcontroller Bus Architecture）是片上总线标准，包含AHB（Advanced High-performance Bus）、ASB（Advanced System Bus）和 APB（Advanced Peripheral Bus）。