【Vivado Design Suite用户指南】：使用Tcl脚本（v2020.2）
judy 在 周四, 04/08/2021 - 10:57 提交
本文详细介绍Vivado工具中Tcl脚本的使用，查询和修改自定义流程的内存设计。讨论如何使用Tcl过程来定义和共享自定义命令。提供了遍历设计层次结构、访问设计对象和处理自定义报告的步骤。
All node
Xilinx FPGA AXI4总线（四）——自定义 AXI-Lite 接口的 IP 及源码分析
judy 在 周四, 04/08/2021 - 10:19 提交
在 Vivado 中自定义 AXI4-Lite 接口的 IP，实现一个简单的 LED 控制功能，并将其挂载到 AXI Interconnect 总线互联结构上，通过 ZYNQ 主机控制，后面对 Xilinx 提供的整个 AXI4-Lite 源码进行分析。
【视频】激光雷达技术
judy 在 周四, 04/08/2021 - 09:35 提交
Phantom Intelligence 的 Flash LiDAR 通过其解决范围、可靠性和成本挑战的解决方案，解决了其他传感器无法解决的挑战。包含可编程逻辑和 Arm® 处理器的 Xilinx® Zynq®-7000 SoC 有助于在 Phantom Intelligence LiDAR 中支持复杂的处理，这是系统范围内边缘处理的关键要素
白皮书 | 实现紧凑型工业摄像头的秘诀，就在这里！
judy 在 周三, 04/07/2021 - 14:18 提交
在赛灵思推出的 Zynq UltraScale+ MPSoC白皮书中，详细解读了基于 InFO 封装的全新 Zynq UltraScale+ MPSoC 如何实现紧凑型工业摄像头，并全面展现了其所具备的优秀的性能、功耗比等优势。
百度大脑EdgeBoard边缘AI计算盒带你领略人体分析的魅力
judy 在 周三, 04/07/2021 - 10:37 提交
百度大脑EdgeBoard AI计算盒/计算卡系百度与米尔联合推出的一款高性能,高可靠性的AI计算盒/计算卡。该产品基于Xilinx Zynq UltraScale+ MPSoC 系列 FPGA可伸缩计算架构，可支持二次开发，支持高精度模型/多模型部署
来深圳：话你知AI与软件的“赢”字诀
judy 在 周三, 04/07/2021 - 10:01 提交
作为自适应计算的领导者，赛灵思技术日活动将于4月22日来到深圳。届时，赛灵思技术专家将到场分享 FPGA/SoC 领域的创新可能。同时，丰富的干货课程有助于 AI 与软件领域从业者迅速掌握赛灵思全新的 Vitis/Vitis AI 统一软件平台。
早鸟抢票，赛灵思邀您共同驶向未来
judy 在 周三, 04/07/2021 - 09:49 提交
本次大会，赛灵思将以“驶向未来，自适应计算赋能智能驾驶”为主题，通过3场主题演讲、10场案例演示及2场现场直播，为观众展示赛灵思及其生态合作伙伴们面向智能驾驶场景而研发的前沿产品、技术和解决方案。
【应用说明下载】使用加密和认证来确保UltraScale/UltraScale+ FPGA位流的安全
judy 在 周二, 04/06/2021 - 14:01 提交
本文描述了使用 Vivado® 设计套件生成加密位流和加密密钥的分步过程。
加速数据中心 赛灵思助力企业在数字化大潮中乘风破浪
judy 在 周二, 04/06/2021 - 10:30 提交
数字化经济和数字化转型离不开数据中心，数据中心的建设未来该如何进行？如何满足不同企业对于数据中心的需求？在这一背景下，赛灵思召开了数据中心春季媒体沟通会，介绍了赛灵思在数据中心领域的相关创新和现状。
Xilinx推出低功耗-小容量-小封装ZYNQ Ultrascale+ MPSoC,特别适合用于ZYNQ-7000产品升级应用
judy 在 周二, 04/06/2021 - 10:09 提交
前段时间看到Xilinx发布了新的差异化ZYNQ Ultrascale+ MPSoC ZU1和Artix Ultrascale+FPGA，熊猫君趁着国家假日有点时间，随便瞎聊一下。本次发布的新产品均采用16nm的工艺，可选封装有0.5mm焊盘间距紧凑型的InFo，最小封装尺寸只有15mm*9.5mm，这种封装类型可以缩短信号互联，有利于提高信号完整性