Alveo 赋能动图转码，重新定义图像处理未来
judy 在 周三, 06/23/2021 - 14:38 提交
随着移动互联网上内容的爆炸性增长，内容服务提供商开始使用大量动图来吸引用户有限的注意力。为了解决 WebP 动图转码的时延问题，深维科技基于赛灵思 Alveo™ U200 加速卡打造了 ThunderImage GIF2WebP 动图转码解决方案。
All node
看见“她力量”，赛灵思 WIT 项目全新启航！
judy 在 周三, 06/23/2021 - 10:10 提交
为提升女性在技术职业中的表现、参与度以及创业技能和能力，赛灵思与全球重点大学一起发起全新的技术女性 WIT 资助计划，该计划旨在通过设立专项奖金来吸引、发展和鼓励更多女性投身于技术领域职业生涯。
Virtex UltraScale+ VU57P 量产供货！
judy 在 周三, 06/23/2021 - 09:53 提交
去年，赛灵思推出了 VU57P，为公司业经量产验证的 Virtex® UltraScale+™ HBM FPGA 系列增添了一款“独一无二”的高速器件。VU57P 器件集成 16GB HBM DRAM、58G PAM4 收发器、高性能 FPGA 架构和高速连接硬化 IP。目前，VU57P 器件的量产版本现已供货。
【视频】适用于第 5 代 PCl 的 Versal Premium ACAP 子系统
judy 在 周二, 06/22/2021 - 15:45 提交
Versal Premium ACAP 系列符合 PCIe 规范修订版 5.0，并且通过每通道 32 GT/s 的传输速度支持全部链路速率。 本视频演示了 Versal Premium ACAP 中面向 PCIe 的两个可用子系统，这在下一代网络和云基础架构中至关重要。
Zynq-7000系列SPI控制器简介
judy 在 周二, 06/22/2021 - 15:34 提交
SPI 总线控制器支持与各种外设通信，例如存储器、温度传感器、压力传感器、模拟转换器、实时时钟、显示器和任何支持串行模式的SD卡等等。SPI 控制器可以在主模式、从模式或多主模式下工作。Zynq-7000 器件包括两个 SPI 控制器，该控制器基于 Cadence SPI 内核。
【问答】Versal ACAP PS GEM - GEM 控制器可能在大型发送卸载配置中触发错误的 Amba_Error
judy 在 周二, 06/22/2021 - 10:32 提交
当在硬件配置中包含“大型发送卸载 (Large Send Offload)”并在缓冲区描述符中启用 LSO 功能时，GEM IP 可能通过中断状态寄存器的位 6（同样反映在发射状态寄存器的位 4 中）错误触发“amba error”中断事件。除了误报此错误外，并未观测到任何功能性问题，且仍可继续使用 LSO 卸载功能。
瑞苏盈科即将展示多款FPGA核心板/开发板
judy 在 周二, 06/22/2021 - 10:20 提交
瑞苏盈科(Enclustra)已确认参展ELEXCON 2021，即将展示FPGA核心板/开发板、FPGA IP核等技术新品，并提供全栈设计服务。欢迎莅临参观。
Bluespec加盟Xilinx Partner Program，向Xilinx用户开放2款优化升级的RISC-V处理器IP
judy 在 周一, 06/21/2021 - 15:59 提交
Bluespec近日宣布已加入Xilinx Partner Program，并向Xilinx用户开放两款优化升级的RISC-V处理器IP。这两款RISC-V处理器系列是为了满足不同性能和资源的需求而定制的，可以在Xilinx的Vivado和Vitis环境下使用
【问答】Versal ACAP，APU - 当有逐出传输事务处于暂挂状态时，外部数据嗅探可能导致数据损坏
judy 在 周一, 06/21/2021 - 15:36 提交
如果 Arm Cortex-A72 处理器配置为向处于 UniqueClean (UC) 状态的缓存行发送逐出传输事务，那么 Cortex-A72 处理器可能返回陈旧数据并发出嗅探响应。
【视频】Versal Premium DCMAC：使用 100GE、200GE 或 400GE 演示 600G 集成以太网
judy 在 周一, 06/21/2021 - 10:24 提交
Versal Premium DCMAC 是一个集成块，可通过 100GE、200GE 或 400GE 的任何组合实现高达 600G 的以太网吞吐量。在本视频中，我们将简要介绍该模块的特性，并重点展示一些早期实验室测试结果。