【视频】使用 Vitis AI 实现灵活应变的 AI 推断
judy 在 周二, 08/11/2020 - 10:28 提交
本次网络研讨会将深入探讨 Vitis AI 的关键组件，并向您展示如何在 Xilinx 硬件平台上实现灵活应变且高效的 AI 推断。
All node
PCIe系列第八讲、MSI和MSI-X中断机制
judy 在 周二, 08/11/2020 - 09:38 提交
本章将着重讲述PCIe的MSI和MSI-X中断机制，在FPGA应用中主要通过XDMA中断与上位机进行通信。
【分享】在Linux用户态使用MPSoC AES 加密加速器
judy 在 周二, 08/11/2020 - 09:22 提交
文档Using Cryptography in Zynq UltraScale MPSoC提供了在Linux用户态使用MPSoC AES 加速器的例子。如果要使用Device key或者PUF key，需要使用Xilinx Linux 2020.1。Xilinx Linux 2020.1增加了选择密钥类型的功能。
【视频】RFSoC Gen 3 RF 数据转换器的 5G NR 性能
judy 在 周一, 08/10/2020 - 16:53 提交
该演示使用全新 ZCU208 评估板进行最新一代的 RFSoC 评估。
暑期学校优秀项目分享|手写体数学公式计算器
judy 在 周一, 08/10/2020 - 11:20 提交
本项目主要设计了一个手写体数学公式的计算器，其主要功能包括：首先从USB摄像头或者SD卡上存储的图片数据获取图像的输入，随后在Arm核上将其转变为单通道灰度图像，然后根据像素阈值确定图像内可能存在数字或者数学符号的区域，并将该区域的像素点提取出来
使用SystemVerilog简化FPGA中的接口
judy 在 周一, 08/10/2020 - 09:58 提交
FPGA工程师们应该都会吐槽Verilog的语法，相当的不友好，尤其是对于有很多接口的模块，像AXI4/AXI-Lite这种常用的总线接口，动不动就好几十根线，写起来是相当费劲。当然现在Xilinx推荐使用纯bd文件的方式来设计FPGA，这样HDL代码就会少了很多
Transformer量化笔记（二）
judy 在 周一, 08/10/2020 - 09:28 提交
相比于训练后量化方法，将量化过程插入到训练中可以弥补量化产生的误差，但是带来的问题可能是增加了训练的时间。在tansformer的量化实现中，我们采用了训练中量化的方法，在网络前向传输中，对权重等参数进行线性量化。
【直播回放】如何使用PowerVR Toolkit加速您的应用程序？
移动设备上的图形应用越来越复杂和耗电，带来了广泛的挑战。能够使用工具来识别和修复这些问题可以节省开发人员大量的时间和精力。本次网络直播课介绍了在PowerVR上调试、分析和优化图形应用程序的过程。
紫光同创PGL22G开发平台试用申请表
由紫光同创与芯驿电子（ALINX）联合开发的PGL22G开发平台采用核心板加扩展板的模式，方便用户对核心板的二次开发利用。在底板设计上设计了丰富的外围接口，比如千兆以太网接口， HDMI输出接口，USB2.0通信接口，Uart通信接口，SD卡接口，RTC电路等等。满足用户各种高速数据传输，视频图像处理和工业控制的要求，是一款"全能级“的FPGA开发平台。为高速视频传输，网络和USB通信及数据处理的前期验证和后期应用提供了可能。这样的一款产品非常适合从事FPGA开发的学生、工程师等群体。
【视频】Vitis AI 的深度探讨
judy 在 周五, 08/07/2020 - 15:08 提交
通过本次网络研讨会，了解如何使用 Vitis AI 部署和运行您针对 Xilinx 嵌入式 SoC 和 Alveo 加速平台预先训练好的 DNN 模型。然后开始使用 Vitis AI 在板上运行示例。