基于FPGA的伪随机序列发生器设计
judy 在 周二, 06/30/2020 - 13:57 提交
LFSR:线性反馈移位寄存器（linear feedback shift register, LFSR）是指给定前一状态的输出，将该输出的线性函数再用作输入的移位寄存器。异或运算是最常见的单比特线性函数：对寄存器的某些位进行异或操作后作为输入，再对寄存器中的各比特进行整体移位。
All node
【下载】Alveo U30 数据中心加速器卡数据手册
judy 在 周二, 06/30/2020 - 10:49 提交
本手册描述了 Xilinx Alveo U30 数据中心加速器卡的规格。
PCIe系列第二讲、PCIe的OSI模型与事务层分析（上）
judy 在 周二, 06/30/2020 - 09:34 提交
PCIe协议定义了三层结构，分别是：物理层、数据链路层、事务层，每个层次按照协议中规定的内容，完成相应的数据处理功能，各层都分为发送和接收两功能块。在Xilinx芯片内部集成有PCIe硬核端点模块，能够自动完成数据链路层和物理层的数据处理
Xilinx 视频实时转码一体机解密系列三：Alveo 加速器卡上的自适应比特率转码
judy 在 周一, 06/29/2020 - 14:52 提交
赛灵思面向低比特率（Alveo U50）或高密度应用（Alveo U30）实现最高质量的实时编码，并且以最低的主机 CPU 需求加速编码。另外，在 Alveo U50 和 U30 加速器卡上使用 ABR 阶梯提供 HEVC 和 H.264 编码流以及基于行业标准 FFmpeg 的简单 API。
【开发者分享】有关 Zynq UltraScale+ RFSoC 的 AXI CDMA Linux 用户空间示例
judy 在 周一, 06/29/2020 - 11:03 提交
本篇博文将为您演示如何创建 AXI CDMA Linux 用户空间示例应用。示例设计将在 Zynq UltraScale+ RFSoC ZCU111 评估板上实现通过 AXI CDMA 把数据从 PS DDR 传输至 AXI BRAM。
【下载】Vivado Design Suite 用户指南：版本说明、安装和许可
judy 在 周一, 06/29/2020 - 09:36 提交
本指南提供新版本的 Vivado® Design Suite 概述，包括有关新增功能和功能变更信息、软件安装需求以及许可信息。其中还提供了已知问题列表，并包含指向可提供最新信息的答复记录的链接。
【分享】在Linux/U-Boot里为QSPI Flash使用UBIF
judy 在 周一, 06/29/2020 - 09:32 提交
UBIFS是更强壮的FLash文件系统。很多嵌入式系统都使用了UBIFS。Xilinx PetaLinux 2018.2也支持UBIFS。只需要在Linux/U-Boot里添加相关配置选项，就能为QSPI Flash创建UBIFS。
Xilinx 视频实时转码一体机解密系列二：低比特率高品质 ABR 视频实时转码（HPE 参考架构）
judy 在 周日, 06/28/2020 - 14:40 提交
对实时视频流的需求给视频服务提供商带来了严峻挑战，因为他们必须在管理基础设施和互联网带宽运营成本的同时，还要为客户提供高质量体验。鉴于视频转换的计算强度，转码不断推升对灵活应变硬件加速的需求。
Xilinx FFT IP的介绍与仿真
judy 在 周日, 06/28/2020 - 14:33 提交
Xilinx快速傅立叶变换（FFT IP）内核实现了Cooley-Tukey FFT算法，这是一种计算有效的方法，用于计算离散傅立叶变换（DFT）。
100个PYNQ的类脑计算集群是怎样的体验？
judy 在 周日, 06/28/2020 - 11:30 提交
类脑计算的基础是脉冲神经网络（SNN, Spiking Neural Network），相比 DNN（Deep Neural Networks）等第二代神经网络，SNN 工作机理更接近于生物大脑，因此被认为是第三代神经网络。类脑计算研究的一个重要任务是探索最适合SNN运行的类脑体系结构，研制高性能、低功耗的类脑计算机。