AI 芯片技术、产业及人才现状与未来
judy 在 周三, 07/08/2020 - 14:31 提交
7月8日至7月11日，世界人工智能大会（WAIC）首次以线上方式举行，与此同时，我们邀请到赛灵思人工智能业务高级总监姚颂、赛灵思人工智能研发高级总监单羿以及赛灵思学术与创新生态高级经理陆佳华，围绕AI芯片技术与产业发展、AI算法研发趋势及未来法向、AI教育与人才展开深入交流，一窥AI发展的过去、现在与未来。
All node
【吹响竞赛集结号】 Xilinx 隆重推出自适应计算挑战赛，欢迎报名参加！
judy 在 周三, 07/08/2020 - 10:46 提交
Xilinx 隆重推出自适应计算挑战赛！比赛要求开发者和初创企业使用 Vitis™ / Vitis™ AI 在 Xilinx 平台上实现算法和应用的硬件加速。开发者冠军将获得 1 万美元奖金，初创企业冠军将获得 10 万美元奖金！
FPGA时序约束之Vivado辅助工具
judy 在 周三, 07/08/2020 - 10:13 提交
上面我们讲的都是xdc文件的方式进行时序约束，Vivado中还提供了两种图形界面的方式，帮我们进行时序约束：时序约束编辑器（Edit Timing Constraints ）和时序约束向导（Constraints Wizard）。两者都可以在综合或实现后的Design中打开。
危险了！FPGA可以直接运行GPU代码！
judy 在 周三, 07/08/2020 - 09:40 提交
AI初创公司Mipsology正在与Xilinx合作，据说打算让FPGA依靠一个附加命令取代AI加速器中的GPU。Mipsology的“zero effort”软件Zebra可以转换GPU代码，使其能在FPGA上的Mipsology AI计算引擎中运行，同时无需改写任何代码或进行重新训练
【Vivado公开课】7月9日 基础篇： Vivado 一切超乎想象
judy 在 周二, 07/07/2020 - 14:15 提交
Vivado® Design Suite HLx 版本可为设计团队提供实现基于 C 的设计、重用优化、IP 子系统重复、集成自动化以及设计收敛加速所需的工具和方法。与 UltraFast™ 高层次生产力设计方法指南相结合，这种特殊组合经过验证，不仅可帮助设计人员以高层次抽象形式开展工作，同时还可促进重复使用，从而可加速生产力。
AI 助力的图像合规审查系统
judy 在 周二, 07/07/2020 - 09:58 提交
移动互联网时代，每时每刻都在产生大量的图像和视频内容，内容提供商面临的主要问题是如何实现对内容的有效过滤，避免不允许的内容被公开。睿视演示了一种基于AI+FPGA的图像过滤方法，使用Xilinx Alveo加速器卡对特定图片/视频内容进行有效实时过滤。
【分享】OpenAMP的RPMSG_ADDR_ANY含义
judy 在 周二, 07/07/2020 - 09:48 提交
在OpenAMP的应用程序中，经常看到地址被设置成RPMSG_ADDR_ANY。在通信过程中，为什么可以把源地址、目的地址设置成任意值？这个宏的名字不够清楚，它的本意是让系统自动选择。如果设置源地址为RPMSG_ADDR_ANY，则系统自动选择一个空闲的源地址。
PCIe系列第三讲、事务层通用 TLP 头结构分析
judy 在 周二, 07/07/2020 - 09:26 提交
上一讲说道：“一个完整的TLP由1个或多个TLP Prefix、TLP头、Data Payload和TLP Digest构成”，那么本讲将就谈一谈TLP的头，具体几种事务（存储器读写、配置读写、IO读写、原子操作、消息报文）后面一一分析。
【视频】在 Alveo 上的 Vitis 加速开发流程（中文）
judy 在 周一, 07/06/2020 - 15:43 提交
欢迎收看本期 Vitis 快速上手视频，我们将重点介绍如何使用 Vitis 在 Alveo 板卡上开发和部署硬件加速应用。Demo 部分会包含 Vitis 图像化界面和命令行流程，并展示如何使用 Xilinx github 加速用例。