All node

【视频】HLS 流水线实现高性能

judy 在周五, 04/26/2019 - 10:24 提交

描述了用于提高设计吞吐量的 HLS PIPELINE 指令

三城联动，Xilinx 工业物联网研讨会报名进行时！

judy 在周五, 04/26/2019 - 09:16 提交

2019年5月14日-21日，赛灵思将在上海、深圳、北京三大城市，携手生态合作伙伴及本地成功用户，结合实际应用案例，为中国用户全面分享和阐述赛灵思最新的工业物联方案，期待为更多地中国用户带来创新的灵感，碰撞出后更多创意的火花，共同拥抱并共赢此次工业界的第四次变革

【重磅消息】Xilinx 宣布收购 Solarflare

judy 在周四, 04/25/2019 - 16:20 提交

通过此次收购案，赛灵思能够将其业界领先的 FPGA、MPSoC 和 ACAP 解决方案与 Solarflare 的超低时延网络接口卡（NIC，网卡）技术以及 Onload 应用加速软件相结合，从而实现全新的融合 SmartNIC 解决方案，加速赛灵思的“数据中心优先”战略及向平台公司转型之路。

Zynq开发（一）新建工程

judy 在周四, 04/25/2019 - 16:10 提交

1. 打开vivado2017.4，在出现的对话框中选择创建一个工程，如图所示。这一步是为了创建一个ZYNQ的工程。2. 点击创建工程后，出现对话框如图所示，然后点击对话框中的下一步。这一步表示这是一个创建工程的向导，通过该向导去新建一个工程。3，此时会出现一个对话框如图所示，这一步给工程命名，并且确定工程的保存路径

Xilinx 乘法器IP的使用

judy 在周四, 04/25/2019 - 13:47 提交

软件工具： Vivado

一、配置Multipiler

按照以下进行配置。

重点说一下流水线级数，这里选择5，说明时钟使能后5个周期可以输出结果。

二、编写代码
生成的模块：

诚邀：Xilinx 九大演示亮相第二届数字中国建设峰会

judy 在周四, 04/25/2019 - 10:28 提交

本届峰会议程包括：开幕式、主论坛、分论坛、成果展览会、政策发布、创新大赛和闭幕式等7个环节。作为 FPGA、可编程 SoC 及 ACAP 的发明者，赛灵思公司有幸被邀请参展本次峰会，九大智能应用案例将为与会者展示“灵活应变，万物智能”的未来数字生活，并于 “Big Data”分会场做题为《大数据时代的并行计算》主题演讲。