【下载】Maxeler RTR (实时风险)
judy 在 周五, 06/21/2019 - 14:09 提交
Maxeler 实时风险 (RTR) 是一系列金融风险工具及组件，不仅包括信用价值调整 (CVA)、保证金要求（ISDA SIMM 和 CME 结算），而且还包括一个完整的衍生品定价库，由 Bloomberg 市场数据以及采用 FPML 格式的客户交易数据驱动。
All node
Pynq框架&Ultra96|FPGA加速N粒子重力并行模拟
judy 在 周五, 06/21/2019 - 10:40 提交
通过使用以200 MHz运行的8个并行浮点加速器，展示小型ZU3EG SoC的科学计算能力。
PCIe迎来新时代——PCIe 6.0 标准公布
judy 在 周五, 06/21/2019 - 10:28 提交
2019度PCI-SIG开发者大会这2天正在美国加州圣克拉拉举行，PCI-SIG今天又宣布了一个重大新闻：PCI Express® 6.0规范将计划在2021年发布，下一代PCIe技术将使数据速率再次翻倍，达到64 GT/s，同时保持与上一代的向后兼容性，并提供能效和经济高效的性能。
基于FPGA的多级CIC滤波器实现四倍抽取一
judy 在 周五, 06/21/2019 - 10:12 提交
在实现多级CIC滤波器前我们先来了解滑动平均滤波器、微分器、积分器以及梳状滤波器原理。CIC滤波器在通信信号处理中有着重要的应用。
DAC 2019 | 西安交大获得DAC快速目标检测竞赛国内第一，全球第二
judy 在 周四, 06/20/2019 - 16:53 提交
Design Automation Conference 自动设计大会是全球久负盛誉的产学研交流盛会，也是计算机学会推荐的A类会议之一。2019年第56届DAC大会在拉斯维加斯举行，Xilinx将平台升级到了支持Pynq框架的Ultra96，该平台搭载了Xilinx UltraScale+ ZU3器件。
Python 最抢手、Java 最流行、Go 最有前途，7000 位程序员揭秘 2019 软件开发现状
judy 在 周四, 06/20/2019 - 13:02 提交
互联网的下半场，科技公司为面对更加严峻的竞争环境，越来越重视开源节流。而对于身处其中且撑起 IT 半边天的技术人，如今如何了？从技术角度来看，其又该作何改变顺应潮流？接下来，我们将从 JetBrains 最新发布的《2019 开发人员生态系统现状》报告中一窥究竟。
【下载】AI 和 Xilinx 如何加速暗物质搜索
judy 在 周四, 06/20/2019 - 12:43 提交
在 Xilinx FPGA 上集成 AI 推断和传感器预处理可实现 GPU 和 GPU 无法实现的性能
与调试 PCIe 链接训练相关问题的 （第一部分）
judy 在 周四, 06/20/2019 - 12:34 提交
在使用 PCI Express IP 进行设计时，如果在第一次尝试与链接伙伴建立链接时就非常顺利，那是非常不错的。但是，有时链接不会那么顺利。成功的 PCI Express 链接是来自两个不同供应商的产品相互兼容的结果。如果链接失败，问题有可能出在任何一方。
关于P4编程语言的几个误区
judy 在 周四, 06/20/2019 - 09:32 提交
近几年SDN之父Nick教授身体力行的开始改造OpenFlow，网络设备第一次和计算设备一样具有了可编程的能力。和OpenFlow刚刚面世一样，用于网络设备编程的P4编程语言也存在众多误解。本文的主要目的就是解惑P4编程语言的几个常见误区。
Xilinx 7系列FPGA之SelectIO(3)——高级IO逻辑资源简介
judy 在 周三, 06/19/2019 - 17:49 提交
本篇咱们来聊一聊高级的IO逻辑资源。所谓ISERDESE2模块，即Input serial-to-parallel converters。该模块的作用就是实现高速源同步输入数据的串并转换。所谓OSERDESE2模块，即output parallel-to-serial converters。该模块的作用就是实现高速源同步输出数据的并串转换。