judy的博客 | FPGA 开发圈

FPGA与高速ADC LVDS数据接口设计考虑

judy 在周五, 08/30/2024 - 10:03 提交

本文描述了ADC和FPGA之间LVDS接口设计需要考虑的因素，包括LVDS数据标准、LVDS接口数据时序违例解决方法以及硬件设计要点

judy 在周五, 08/30/2024 - 09:47 提交

本文介绍了基于XILINX FPGA的米联客UDP协议栈的实现原理、内部逻辑、仿真测试、上板验证

judy 在周四, 08/29/2024 - 09:54 提交

本文将以通俗易懂的方式，让大家深入了解数字信号处理基础中的时域概念。

judy 在周三, 08/28/2024 - 09:37 提交

随着数据量的爆炸性增长和计算需求的多样化，传统的“一刀切”式CPU已经难以满足所有应用的需求

judy 在周二, 08/27/2024 - 09:55 提交

在数字信号处理的奇妙世界里！“信号”是一切的基础，理解了信号，就相当于拿到了开启数字信号处理大门的钥匙。

judy 在周二, 08/27/2024 - 09:38 提交

本文介绍FPGA与高速ADC接口方式和标准以及JESD204与FPGA高速串行接口。

judy 在周五, 08/23/2024 - 16:59 提交

本文对FPSoC芯片GPIO进行介绍，通过点亮PS LED和PL LED以及读取PL按键输入值，来控制LED灯闪烁，演示GPIO PS和GPIO PL的使用方法。

judy 在周五, 08/23/2024 - 09:12 提交

在当今数字化的时代，数字滤波器如同一位幕后的魔法大师，在众多领域施展着它的神奇魔力，悄然改变着我们的生活。那么，究竟什么是数字滤波器呢？

judy 在周四, 08/22/2024 - 09:28 提交

7系列FPGA GTX和GTH收发器是功率高效的收发器，GTX收发器支持500 Mb/s至12.5 Gb/s的线路速率，GTH收发器支持13.1 Gb/s的线路速度

judy 在周三, 08/21/2024 - 10:11 提交

基于ACAP架构的Versal系列产品,在各种加速应用中,相信各位都有所了解了,作为一个异构混合加速平台,Versal结合处理器部分(A72+R5处理器)

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。