博客 | FPGA 开发圈

ZynqNet解析（六）内存的实现

在zynqNet项目之中，程序到底如何分配DRAM上的地址作为global Memory。以及如何分配相应程序的内存。

2019-03-05 | ZynqNet

Xilinx MIG 控制器使用详解（三）

本教程的目的只是教会大家如何使用MIG控制器，大家一定不要觉得MIG控制器有多难，其实很简单的，跟着我在心里默念“MIG就像BRAM一样简单”。确实哈，当你回过头来看，MIG控制器的使用基本和BRAM的使用方法很像

2019-03-04 | MIG控制器, DDR3

Vivado使用技巧（27）：RAM编写技巧

Vivado综合可以理解多种多样的RAM编写方式，将其映射到分布式RAM或块RAM中。两种实现方法在向RAM写入数据时都是采取同步方式，区别在于从RAM读取数据时，分布式RAM采用异步方式，块RAM采用同步方式。使用RAM_STYLE属性可以强制规定使用哪种方法实现RAM。

2019-03-01 | Vivado, RAM编写

FPGA实践教程（二）连接片上ARM

本文档系列是我在实践将神经网络实现到Xilinx 的zynq-7z035的FPGA上遇到的问题和解决方法。本文档重点探讨如何与片上ARM进行连接通讯和控制。

2019-02-28 | FPGA, ARM

Vivado BOOT.bin 文件生成

2019-02-28 | Vivado

ZynqNet解析（五）具体硬件实现

背景：ZynqNet能在xilinx的FPGA上实现deep compression。目的：读懂zynqNet的代码中关于硬件实现的部分。

2019-02-27 | ZynqNet

Xilinx MIG 控制器使用详解（二）

关于DDR3的基本知识在这里我就不详细说了，只有在相关的地方会提上一嘴。本教程的目的只是教会大家如何使用MIG控制器，大家一定不要觉得MIG控制器有多难，其实很简单的，跟着我在心里默念“MIG就像BRAM一样简单”。确实哈，当你回过头来看，MIG控制器的使用基本和BRAM的使用方法很像

2019-02-22 | Xilinx, MIG控制器

Vivado使用技巧（26）：HDL编写技巧

在Vivado中进行HDL代码设计，不仅需要描述数字逻辑电路中的常用功能，还要考虑如何发挥Xilinx器件的架构优势。目前常用的HDL语言有三种

2019-02-21 | Vivado, HDL编写

Xilinx MIG 控制器使用详解（一）

想要自己学习MIG控制器已经很久了，刚开始学习的时候也是在网上到处搜索MIG控制器的资料，深知学习过程的不容易。因此本系列的教程一定会详细的写出关于MIG控制器的相关知识，方便大家一起学习。有问题的朋友可以在下方留言，一起学习和讨论。

2019-02-21 | MIG控制器, Xilinx

FPGA实践教程（一）用HLS将c程序生成IPcore

本文档重点探讨vivado HLS软件的使用，描述如何将相应的c程序用HLS转换为硬件可以实现的IPcore。

2019-02-20 | FPGA, HLS

verilog中SRL16E的使用方法与接口说明

FPGA开发过程中是免不了要用到移位寄存器的，传统的移位寄存器是通过寄存器（或者叫触发器）实现的，占用的是FPGA内部的逻辑资源，当要移位的次数过多时，自然会耗费更多资源。但是如果用LUT（look up table）查找表实现的话就很轻松了

2019-02-20 | Verilog, SRL16E

System Generator从入门到放弃(九)-利用Vivado HLS block实现Vivado HLS调用C/C++代码

ug948中提供的官方例程为图像的中值滤波，该设计将一副256*256大小的RGB图像，添加噪声后提取出其中的Y通道，使用C++语言完成中值滤波。该设计将在Simulink环境下进行仿真。本次设计的流程是利用Vivado HLS建立C/C++代码，Export RTL–>System Generator–>Vivado。

2019-02-19 | System Generator, Vivado HLS

Vivado使用技巧（25）：Block Synthesis技术

本文将介绍Vivado提供的块级综合流程（Block Synthesis Flow），允许设计者将某些全局设置和策略应用于特定的层次结构中，且可以与设计中的其它模块不同。

2019-02-19 | Vivado

ZynqNet解析（四）FPGA端程序解析

背景：ZynqNet能在xilinx的FPGA上实现deep compression的网络，FPGA端程序运用传入每层数据运算后存在DRAM上。目的：读懂ZynqNet的FPGA端的代码。 FPGA端代码经过HLS高层次综合为硬件语言实现在FPGA上。为fpga_top.cpp与fpga_top.hpp 程序包括： fpga_top gpool_cache image_cache... 阅读详情

2019-02-18 | ZynqNet