博客 | FPGA 开发圈

FPGA远程更新/远程调试的一种简单方法

本文使用树莓派+FPGA进行方案验证

2023-05-24 | FPGA, 远程调试

ZYNQ 定时器中断实验——FPGA Vitis篇

本实验介绍如何使用ZYNQ芯片PS端的定时器资源

2023-05-23 | Zynq, Vitis, 定时器

Vivado： Labtools 27-3412错误

最近在上板测试的过程中，使用mark_debug跑工程后生成的bit在下载的时候遇到了问题

2023-05-23 | Vivado

Zynq UltraScale+ RFSoC器件介绍

本文介绍一下Xilinx公司新一代Zynq UltraScale+ RFSoC器件

2023-05-22 | RFSoC, 5G

ZYNQ 串口打印输出——FPGA Vitis篇

本实验主要介绍使用PS端来完成ZYNQ串口打印输出的功能

2023-05-22 | Zynq, Vitis

AMD MicroBlaze中通过AXI Timer获取时间戳

通过XTmrCtr_GetValue获取时间戳，是以时钟周期为单位的

2023-05-19 | MicroBlaze

HBM学习总结

HBM将多个DDR芯片堆叠在一起，所以也是个3D结构；每个die之间通过TVS和microbump方式连接

2023-05-19 | HBM

利用TI公司TXS0108实现FPGA IO Bank接不同外设IO接口电压案例

本文介绍利用TI公司TXS0108实现FPGA IO Bank接不同外设IO接口电压转换

2023-05-18 | TXS0108, 7系列FPGA, Selectlo, 电压转换

将自定义 IP （HDL）添加到 Vivado 模块设计（Block Design）

使用Vivado Block Design设计解决了项目继承性问题，但是还有个问题，不知道大家有没有遇到

2023-05-17 | Vivado, RTL, HDL

Xilinx 7系列FPGA 高性能（HP）接口与2.5V/3.3V 外设IO接口设计考虑

Xilinx 7系列FPGA IO Bank分为HP Bank和HR Bank，HP IO接口电压范围为1.2V~1.8V

2023-05-16 | 7系列FPGA, 电平转换, CPLD

如何在FPGA中做数学运算

如何在 FPGA 中进行简单和复杂的数学运算。

2023-05-15 | FPGA, 数学运算

FPGA中Bank和Clock Region之前有什么关系？

FPGA中的Bank和Clock Region有什么关系？这应该是很多FPGA工程师都很困惑或者没有认真相关的一个问题

2023-05-15 | FPGA

FPGA中如何设计一个小cache（二）

本文重点介绍cache在FPGA中的实现方案

2023-05-12 | FPGA

寻找开源100G NIC Corundum中的隐藏BUG

Corundum是一个基于FPGA的开源NIC原型平台，用于高达100Gbps及更高的网络接口开发

2023-05-10 | Corundum, FPGA, NIC

从FPGA说起的深度学习（十）

本文将描述在推断更大的网络时如何解决计算复杂性增加的问题的常用策略

2023-05-10 | FPGA, 深度学习, Vitis AI

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。