博客 | FPGA 开发圈

Xilinx FPGA DDR3设计（三）DDR3 IP核详解及读写测试

本文我们介绍下Xilinx DDR3 IP核的重要架构、IP核信号管脚定义、读写操作时序

2023-06-06 | DDR3, IP核

FPGA零基础学习之Vivado-ROM使用教程

ROM的英文全称为Read-Only Memory，即只读存储器。可以从任意地址上读取数据

2023-06-06 | FPGA, ROM

FPGA 的数字信号处理：Verilog 实现简单的 FIR 滤波器

该项目介绍了如何使用 Verilog 实现具有预生成系数的简单 FIR 滤波器。

2023-06-06 | FPGA, 数字信号处理, Verilog, FIR滤波器

hash算法在FPGA中的实现（一）——hash表的组建

在FPGA的设计中，尤其是在通信领域，经常会遇到hash算法的实现

2023-06-05 | hash算法, FPGA

Vivado Schematic中的实线和虚线有什么区别？

Vivado Schematic中的实线和虚线有什么区别？以下图为例

2023-06-05 | Vivado

Xilinx FPGA Multiboot设计与实现（Spartan-6和Kintex-7示例）

本文介绍如何创建Golden镜像和Multiboot镜像，以及加载失败Fallback回退的原理。

2023-06-02 | Multiboot, Spartan-6, Kintex-7

VPX通信基础理论

新型VPX(VITA 46)标准是自从VME引入后的25年来，对于VME总线架构的最重大也是最重要的改进

2023-06-02 | VPX通信

如何通俗地理解原码、反码和补码

进制是人为设计的一套带进制计数方法，比如日常使用的十进制，就是0-9这10个数字

2023-05-31 | 进制计数, 计算机原理

FPGA 设计中经常犯的 10 个错误

本文深入探讨在FPGA 设计中要避免的 10 大错误

2023-05-31 | FPGA设计

ZYNQ HDMI输出实验——FPGA Vitis篇

本实验使用FPGA通过HDMI接口输出彩条、色带、方块等图像。

2023-05-30 | HDMI, Zynq, Vitis

使用FPGA进行 AI 火灾定位-FirAI

部署在 FPGA 上加速的 AI 火灾侦查。助力消防人员快速应对火灾事故

2023-05-29 | AI技术, FirAI, kv260, 火灾定位

ZYNQ 程序固化到QSPI FLASH实验

本实验教程主要指导大家如何将程序固化到QSPI FLASH中，并让ZYNQ芯片上电启动自动加载QSPI中的程序

2023-05-29 | Zynq, QSPI-FLASH

数字计算小技巧——verilog中如何判断一个数是否在某个范围之内

在数学中，假如要判断一个数x是否在[a,b]内还是一件比较简单的事情

2023-05-29 | 数字计算, Verilog

自定义AXI IP核实验——FPGA Vitis篇

本实验将为大家介绍如何在Vivado中构建 AXI总线类型的IP核

2023-05-26 | IP核, Zynq, Vitis

ZYNQ AXI GPIO中断实验——FPGA Vitis篇

使用ZYNQ最大的疑问就是如何把PS和PL结合起来使用。本实验使用两个AXI GPIO的IP核

2023-05-25 | Zynq, AXI-GPIO, Vitis

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。