新闻 | FPGA 开发圈

新致华桑推出基于Virtex UltraScale FPGA的第四代大规模原型验证系统

近年来，中国国内芯片市场发展迅速，而与之对应的芯片验证，仿真和测试的需求也急剧增加。Newtouch 希望借助最先进的FPGA 技术，升级其PHINEDesign FPGA 原型开发平台。该平台的前三代均基于赛灵思FPGA 平台而开发，其最近两代基于赛灵思Virtex®-7 2000T FPGA 和Virtex® UltraScale™ VU440 FPGA。

2021-04-30 | 新致华桑, VU19P-FPGA, 原型验证，

好消息，两大 7nm Versal 系列全面量产出货了！

赛灵思今日宣布，其 Versal AI Core 与 Versal Prime 系列器件现已全面量产并向客户出货。此外，Versal 产品组合的第三个系列 Versal Premium 也已通过赛灵思早期试用计划出货给多家一级客户。

2021-04-28 | Versal

5G 颠覆通信供应链，竞争形态多样且复杂

FPGA、SoC 及️自适应计算加速平台 (ACAP) 的发明者赛灵思指出：5G 对市场来说是颠覆性的，它催生了新型运营商和供应商且改变了运营商和代工厂 (OEM) 之间的合作方式，例如，O-RAN (开放式无线电接取网络) 和电信基础架构计划 (Telecom Infra Project, TIP) 正在打破现有的商业模式，孕育出规模更小、更多样化的提供商

2021-04-28 | 5G, ACAP, O-RAN

Xilinx 推出 Kria 自适应系统模块产品组合，在边缘加速创新和 AI应用

赛灵思公司今日宣布推出 Kria™ 自适应系统模块（ SOM ）产品组合，这款可量产化的小尺寸嵌入式板卡可在基于边缘的应用中实现快速部署。Kria 自适应 SOM 具备完整的软件堆栈与预构建的生产级加速应用

2021-04-21 | KRIA, kv260, 边缘加速, 视觉 AI 入门套件, 每日头条

研电赛|PYNQ与Vitis双开源助力Xilinx专项

本届比赛中，Xilinx将继续设置企业专项奖支持全国研究生学术创新，同时结合往年研电赛以及各类大学生竞赛作品，我们将通过开源案例，平台借用，培训指导等提供全面支持。

2021-04-21 | PYNQ, Vitis, 2021第十六届研电赛

守护地球，赛灵思在行动

作为半导体行业的领军企业之一，赛灵思深知解决环境问题对社区、公司和生物多样性的积极影响，因此，赛灵思不拥有或租赁任何高生物多样性保护区的土地。不仅如此，多年来，赛灵思在环保方面所做的努力，已获得多项环保设计奖项，以及业界和政府的认证和肯定。

2021-04-21 | 赛灵思

从赛灵思挑战赛优胜者到应用商店卖家！

DeepField-SR 是一款功能固定的硬件加速器，该方案采用赛灵思 Alveo 加速卡和 AWS F1云平台，为视频超分辨率增强提供最高计算效率。DeepField-SR 以使用互联网真实视频数据进行训练的专有神经网络为基础，在多帧中融合空间-时间信息，能生成超高分辨率的视频质量。

2021-04-16 | BLUEDOT, Alveo加速卡, Deepfield-SR

Mipsology与E-Elements签署亚太设计合作协议基于FPGA的神经网络推理加速

AI 软件创新者Mipsology今天宣布与FPGA服务培训、设计和技术服务供应商E-Elements达成设计合作伙伴关系。E-Elements将Xilinx solutions与Mipsology公司的Zebra AI 推理加速器结合在一起，为亚洲医疗、机器人和自动交通行业设计产品与服务。

2021-04-16 | FPGA, 神经网络, AI技术

设计收敛技巧：正确使用功耗估算

4月23日，Xilinx Adapt China：Vivado专场的第二天，赛灵思 Vivado专家团将带来连续三场的“设计收敛”技巧分享。从如何提高QoR（结果质量）的方法技巧、解决接受的时序问题工具，到功耗约束的最佳实践，诚意满满，技术干货一应俱全。

2021-04-14 | 时序约束, Vivado

赛灵思UltraScale+助力企业实现从物联到互联的数字化转变

作为全球唯一基于16纳米技术的成本优化型产品组合，UltraScale+ 器件采用台积电最先进的InFO（Integrated Fan Out，集成扇出）封装技术。借助InFO技术，UltraScale+ 器件能以紧凑的封装提供高计算密度、出色的性能功耗比以及可扩展性，从而应对智能边缘应用的需求。

2021-04-09 | Artix-UltraScale+, 人脸识别系统

来深圳：话你知AI与软件的“赢”字诀

作为自适应计算的领导者，赛灵思技术日活动将于4月22日来到深圳。届时，赛灵思技术专家将到场分享 FPGA/SoC 领域的创新可能。同时，丰富的干货课程有助于 AI 与软件领域从业者迅速掌握赛灵思全新的 Vitis/Vitis AI 统一软件平台。

2021-04-07 | 赛灵思技术日, AI技术

早鸟抢票，赛灵思邀您共同驶向未来

本次大会，赛灵思将以“驶向未来，自适应计算赋能智能驾驶”为主题，通过3场主题演讲、10场案例演示及2场现场直播，为观众展示赛灵思及其生态合作伙伴们面向智能驾驶场景而研发的前沿产品、技术和解决方案。

2021-04-07 | 智能驾驶, 自适应计算

加速数据中心赛灵思助力企业在数字化大潮中乘风破浪

数字化经济和数字化转型离不开数据中心，数据中心的建设未来该如何进行？如何满足不同企业对于数据中心的需求？在这一背景下，赛灵思召开了数据中心春季媒体沟通会，介绍了赛灵思在数据中心领域的相关创新和现状。

2021-04-06 | 数据中心, Alveo-SN1000

【下载】Versal ACAP SelectIO资源架构手册

本文描述Versal™设备中可用的SelectIO™资源。

2021-03-30 | AM010, SelectIO, Versal ACAP

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer