在Vitis中编译Vitis AI Library应用

如何将Vitis AI Library应用加入Vitis进行编译,生成可执行文件?

Kria 机器人堆栈 (v1.0)

Kria™ 机器人堆栈 (KRS) 是一组集成的机器人库和实用程序,它们使用硬件来加速工业级机器人解决方案的开发、维护和商业化。它采用 ROS 2 作为软件开发工具包 (SDK),并提出了一种以 ROS 2 为中心的开发方法,涵盖从计算图的创建到 Xilinx App Store 中的 ROS 2 覆盖工作区的商业化。

时势造利剑,自适应计算走向主流

在过去,当软件工程师在CPU或者GPU上面进行开发时,需要改变或优化软件来适应硬件。但是随着近些年的人工智能,机器学习等科技的发展及普及,所有的软件开发者都在寻找一种让硬件适用软件的方式,由此提升程序开发的效率。同时也需要一个平台来适应各类开发人员的使用需求,这时候新的计算方式就应运而生了。

Zynq & Zynq UltraScale+ MPSoC 以太网接口调试

Zynq&ZU+ Mpsoc的以太网使用普遍,从功能大致分为2类应用:调试管理、数据传输。本文主要集中在PS端的Ethernet RGMII外接phy设计和调试,该部分客户用的最多也最容易出问题,希望通过本文对基于RGMII+phy的典型应用快速入门,解决问题。

即将推出新的项目!POWER ISA再进化

近日,OpenPOWER 基金会执行董事 James Kulina 在印度知名高等学府印度理工学院鲁尔基分校(IIT Roorkee)与 OpenPOWER 及 IBM 联合举办的OpenPOWER 堆栈技术研讨会上,分享了OpenPOWER基金会的最新进展及未来发展方向。

XDC约束中加入注释,为什么会导致该约束失效?

在Vivado工程的调试中,xdc文件指定管脚后,我们偶尔会临时修改管脚位置,但之前的位置信息还想保留在xdc中,因此很多工程师就会选择将之前的管脚信息注释在修改位置的后面。比如下面的工程中,rxd_pin的位置本来是F25,我们需要临时改成E17,同时把F25注释到后面,表明这个位置之前是F25

GTX/GTH/GTY/GTP/GTZ/GTM有什么区别?

不同芯片上使用的高速收发器也不同,而且同样是GTX,不同系列芯片上的速率也可能不同。比如7系列的FPGA,GTP最高可以达到6.6Gb/s,GTX最高12.5Gb/s,GTH最高13.1Gb/s,GTZ最高28.05Gb/s

Vitis Model Composer 教程 (v2021.1)

本文描述了在Vivado IDE环境中使用MATLAB和Simulink的DSP附加组件。

【工程师分享】在MPSoC ZCU106单板的HDMI-Tx上基于eglfs_kms的运行QT应用程序

按照在MPSoC上运行基于eglfs_kms的QT应用程序, 可以在MPSoC ZCU106单板的DP上基于eglfs_kms的运行QT应用程序。按照在VCUTRD 2020.1 里设置HDMI-TX显示QT界面, 可以在MPSoC ZCU106单板的HDMI-Tx上基于X11的运行QT应用程序。

在petalinux中加入读视频功能

在运行Vitis AI VART例程时出现如下问题,在读取视频时出现错误。 需要在配方文件中加入opencv功能 进入工程目录