FPGA 开发圈 | FPGA 社区

从FPGA说起的深度学习（九）- 优化最终章

judy 在周四, 07/18/2024 - 09:28 提交

在本教程中，我们将介绍使用 FPGA 实现深度学习的技术，深度学习是近年来人工智能领域的热门话题。

judy 在周四, 07/18/2024 - 09:07 提交

FPGA常见面试题总结

judy 在周三, 07/17/2024 - 16:37 提交

许多嵌入式系统的开发者都对使用基于FPGA的SoC系统感兴趣，但是基于传统HDL硬件描述语言的FPGA开发工具和复杂流程往往会令他们望而却步

judy 在周三, 07/17/2024 - 16:30 提交

本文汇总了可编程逻辑器件适航标准-DO254 VHDL编码规范

judy 在周三, 07/17/2024 - 09:52 提交

在outflow <project>.map是网表对FPGA资源的映射。比如gbuf,dspt等原语的是怎样适配的

judy 在周三, 07/17/2024 - 09:37 提交

本文将详细介绍FPGA时钟设计的概念、技巧和优化策略。

judy 在周二, 07/16/2024 - 16:47 提交

AMD FPGA是电子器件中的万能芯片,在外设接口,算法指令,协议控制应用上能实现接近所有需求

judy 在周二, 07/16/2024 - 10:55 提交

在上周 AMD 的技术日上，AMD 披露了有关 Zen 5 的一些技术细节，其中还涵盖了 Ryzen AI 300 和 Ryzen 9000 系列的一些关键元素。

judy 在周二, 07/16/2024 - 09:51 提交

AMD为MicroBlaze提供Boot Loader，比如SREC Boot Loader。它能将代码从QSPI Flash搬移到目标存储器运行，使MicroBlaze运行大程序成为可能。

judy 在周二, 07/16/2024 - 09:32 提交

该论文主要围绕着深度学习应用对密集矩阵乘法（Matrix Multiply, MM）的大量需求展开

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。