数字信号处理基础:什么是采样?
judy 在 周三, 05/08/2024 - 11:22 提交
本文系摘录自《RFSoC SDR Book》第四章——DSP Fundamentals,略有改动。下面将介绍采样(Sampling)的基本概念
本文系摘录自《RFSoC SDR Book》第四章——DSP Fundamentals,略有改动。下面将介绍采样(Sampling)的基本概念
本篇文章将演示创建一个使用 AMD Vitis™ 视觉库的 Vitis HLS 组件的全过程。此处使用的是 Vitis Unified IDE。
当使用ram时,width是960bit,depth是16bit,只有15Kb大小, 为什么占用了很多个BRAM?
本文将会详细介绍关于DPU Fingerprint的相关内容,并提供此类校验失败问题的检查手段和解决方案。
在使用Vivado进行FPGA设计时,大家是否会遇到中文注释显示乱码的问题,而且在乱码时修改代码,导致文件注释更乱了,且恢复不了,那么如何解决呢?
2024年5月1日,PCI-SIG宣布发布 CopprLink™ 内部和外部电缆规范。CopprLink Cable 规范提供 32.0 和 64.0 GT/s 的信号传输速率
广东高云半导体科技股份有限公司与香港理工大学电气电子信息学院在港达成框架的合作意向,旨在深化双方在FPGA教育应用、电动汽车、电网传输以及智能电网等领域的合作。
AMD公布2024年第一季度营业额达55亿美元,毛利率为47%,经营收入3600万美元,净收入1.23亿美元,摊薄后每股收益为0.07美元
随着工业4.0的加速发展,许多工业标准和流程将发生变化,因为许多工业系统需要先进的计算引擎和多种类型的现代连接标准
为了确保他们的主板支持 oneAPI 开发流程,BittWare 利用了最新的开源 FPGA 开发资源和基础设施 OFS。