U50的Vivado flow 设置
judy 在 周五, 09/13/2024 - 10:29 提交
Alveo板卡使用有两种流程，Vitis flow和Vivado flow。比较常见的是Vitis flow，运行在固定的platform（官方提供的平台）上面
APB3接口应用-v1
judy 在 周五, 09/13/2024 - 09:47 提交
APB3是一个低功耗低成本接口。所有信号在时钟上升沿传输，每次传输需要两个时钟周期。
基于FPGA的数字信号处理（4）--如何确定Verilog表达式的位宽
judy 在 周五, 09/13/2024 - 09:23 提交
很多时候，Verilog中表达式的位宽都是被隐式确定的，即使你自己设计了位宽，它也是根据规则先确定位宽后，再扩展到你的设计位宽
MathWorks 宣布推出 MATLAB 和 Simulink 的 2024b 版本
judy 在 周五, 09/13/2024 - 09:09 提交
R2024b 推出了几项重要更新，帮助从事无线通信系统、控制系统和数字信号处理应用的工程师和研究人员简化工作流。
基于安路PH系列高速SerDes的HDMI2.0视频传输解决方案
judy 在 周四, 09/12/2024 - 15:27 提交
安路科技PH系列FPGA定位高性价比可编程逻辑市场，针对高带宽应用场景，能够在保持低功耗的前提下，提供同类更佳的收发器和信号处理功能
AI超级周期才刚刚开启！AMD苏姿丰：将加速推出AI芯片
judy 在 周四, 09/12/2024 - 10:46 提交
AMD首席执行官苏姿丰（Lisa Su）发表讲话称，人工智能的超级周期才刚刚开启，而AMD将瞄准英伟达的市场主导者地位，加速推出高性能人工智能芯片。
1分钟快速掌握双向信号(inout信号)
judy 在 周四, 09/12/2024 - 09:31 提交
今天，我们一起来探讨三态门的基本原理、在Verilog中的实现方式。
FPGA实现串口升级及MultiBoot（四)MultiBoot简介
judy 在 周四, 09/12/2024 - 09:25 提交
我们在正常升级的过程（只使用一个位流文件），假如：（1）因为干扰通信模块收到了一个错误位；（2）或者烧写进FLASH时突然断电
在边缘部署单对以太网
judy 在 周三, 09/11/2024 - 15:23 提交
工业领域的工厂长期以来一直使用数字数据来监视和控制生产设施。工厂、数据中心和商业建筑中的大型网络系统一直在将其数字信息网络的边缘越来越近地推向现实物理世界
紧凑型FPGA解决方案将赢得边缘AI领域中的市场机会
judy 在 周三, 09/11/2024 - 11:44 提交
随着大模型的快速发展，人工智能正在改变嵌入式硬件系统。AI处理重心向边缘转移，已经是行业共识。各类端侧AI应用，也已开始竞相布局。