CPM PCIE做RC时如何完成对复位信号的控制
judy 在 周五, 11/29/2024 - 16:55 提交
本篇文章通过举例来说明，用户如何根据自己的硬件电路设计来实现对EP端复位的控制
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
YunSDR通信小课堂(第3讲)
judy 在 周五, 11/29/2024 - 09:30 提交
接收机从本质上说是发射机的反向实现，但在设计上更为复杂。接收机首先把输入的射频信号下变频为中频信号，然后进行解调
如何在同一块开发板上测试GT远端环回
judy 在 周四, 11/28/2024 - 15:34 提交
环回（loopback）是GT的一种特殊配置模式。可以把发送端的数据直通过自身PMA层或对方器件（不加进一步处理）后再转回给发送器件的接收端
YunSDR通信小课堂（第2讲）
judy 在 周三, 11/27/2024 - 09:41 提交
这样在频率a载波下产生了双边带信号：a+b和a-b，而对于信号传输来说，其实只需要一个信号即可。
YunSDR通信小课堂（第1讲）
judy 在 周二, 11/26/2024 - 10:32 提交
本文讨论中你将进一步了解I和Q分量，以及数字系统使用它们的原因。
VCK190 Versal CPM QDMA EP Design 使用Set_Up_Debug示例
judy 在 周五, 11/22/2024 - 16:52 提交
Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例
SGMII及其在FPGA中的作用
judy 在 周五, 11/22/2024 - 10:00 提交
SGMII在现代网络基础设施中发挥着重要作用，它不仅能促进网络设备之间的高速通信，还能灵活兼容各种物理层技术
HqFpga软件使用小技巧两则
judy 在 周四, 11/21/2024 - 10:22 提交
本文讲解一下如何通过HqFpga软件生成可调用的网表文件以及ballmap功能的使用
软件无线电(SDR)的架构及相关术语
judy 在 周三, 11/20/2024 - 16:38 提交
今天简要介绍实现无线电系统调制和解调的主要方法，这在软件定义无线电(SDR)的背景下很重要。
Versal上R5的联合仿真结果与板子上R5运行结果不一致的问题分析
judy 在 周二, 11/19/2024 - 17:17 提交
我们在Versal上开发驱动程序的时候，经常会访问某些硬件寄存器，读取或者写入某个值