如何调试PCIE 中ATS 失效消息
judy 在 周四, 10/10/2024 - 17:23 提交
本文提供了针对 PCIe 系统中 ATS（地址翻译服务）失效消息问题 （ATS Invalidation message）的排查指南
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
Speedster7t FPGA简介
judy 在 周四, 10/10/2024 - 16:36 提交
Speedster7t器件拥有多达32个业界最高性能的SerDes接口，可在1-112 Gbps的速率上运行。
如何防止掉电状况下的系统出错？
judy 在 周三, 10/09/2024 - 16:36 提交
本文介绍了电压监控器的功能、输入和输出基础以及高性能电源监控产品的其他基础知识。
利用VESA DSC IP解决视频接口带宽增长难题
judy 在 周三, 10/09/2024 - 09:53 提交
随着电子产品中图像和视频的分辨率不断增加，需要更大的带宽进行传输。然而，传输带宽的增长速度远远落后于图像分辨率的增长速度
一文读懂NPU
judy 在 周二, 10/08/2024 - 10:02 提交
“NPU” 代表什么？它能做什么？你需要了解的有关这项新兴技术的信息。
xdputil工具的应用指南
judy 在 周二, 09/24/2024 - 17:16 提交
Vitis AI Library包含了xdputil工具，可作为板级开发的辅助调试手段，其源代码位于以下位置
使用HDL Coder实现快速原型设计工作流程：5G OFDM和单频调制用例
judy 在 周一, 09/23/2024 - 15:08 提交
本文提出了一种基于莱迪思FPGA器件的新型OFDM和单频信号的设计，简化了无线链路验证过程并降低了所需的成本和时间
时效性网络（TSN）让工业控制如虎添翼
judy 在 周三, 09/18/2024 - 09:56 提交
随着IEEE 802.1 Ethernet标准的发展，时效性网络的出现终于解决了这个问题。除了具有标准以太网的优点外，TSN还可以通过非常低的延迟和抖动来实现确定性
智多晶迭代式时序优化
judy 在 周六, 09/14/2024 - 09:53 提交
智多晶的EDA工具HQfpga软件对于资源占比较高且时序难以跑出收敛的工程，可以使用循环迭代式(loop/iterative)进行时序驱动优化(tdo–timing driven optimization)
U50的Vivado flow 设置
judy 在 周五, 09/13/2024 - 10:29 提交
Alveo板卡使用有两种流程，Vitis flow和Vivado flow。比较常见的是Vitis flow，运行在固定的platform（官方提供的平台）上面