ACAP

ACAP(Adaptive Compute Acceleration Platform)是赛灵思(Xilinx)公司提出的概念,表示一种自适应计算加速平台。ACAP 是在 FPGA(可编程门阵列)的基础上演进而来的,结合了 FPGA 的灵活性和可编程性以及 ASIC(专用集成电路)的性能和效率。

ACAP 旨在应对多样化、动态性和高度定制化的计算需求。与传统的 FPGA 不同,ACAP 具有更高级别的自适应性,能够在运行时重新配置其硬件架构,以适应不同的工作负载。这种动态适应性使得 ACAP 在处理各种任务时能够更加高效地利用硬件资源。

Xilinx Versal ACAP 演示板

VERSALDEMO1Z 是一个和 Xilinx 联合开发的电源参考板,它为 Xilinx Versal ACAP 平台提供完整的电源轨,ACAP 平台包括自适应引擎、人工智能引擎和标量引擎,以及外部的 DDR 存储器。这款参考板已经开放订购,它既可以作为成熟的整套参考设计,帮助客户抢占设计先机,也可以作为评估平台,快速方便地进行电源测试。

【视频】适用于第 5 代 PCl 的 Versal Premium ACAP 子系统

Versal Premium ACAP 系列符合 PCIe 规范修订版 5.0,并且通过每通道 32 GT/s 的传输速度支持全部链路速率。 本视频演示了 Versal Premium ACAP 中面向 PCIe 的两个可用子系统,这在下一代网络和云基础架构中至关重要。

【问答】Versal ACAP,APU - 当有逐出传输事务处于暂挂状态时,外部数据嗅探可能导致数据损坏

如果 Arm Cortex-A72 处理器配置为向处于 UniqueClean (UC) 状态的缓存行发送逐出传输事务,那么 Cortex-A72 处理器可能返回陈旧数据并发出嗅探响应。

【视频】Versal Premium DCMAC:使用 100GE、200GE 或 400GE 演示 600G 集成以太网

Versal Premium DCMAC 是一个集成块,可通过 100GE、200GE 或 400GE 的任何组合实现高达 600G 的以太网吞吐量。在本视频中,我们将简要介绍该模块的特性,并重点展示一些早期实验室测试结果。

【问答】Versal ACAP、APU - ELR 错误报告序列中加密指令之间的中断

在 aarch32 模式下,如果执行的代码包含下面的加密指令序列,并且在执行第一条加密指令后立即断言并中断,ELR 会被记录为返回地址,产生的错误可能会导致数据损坏

赛灵思微型化FPGA,GPU遇到敌手了

近几年,边缘计算市场在快速增长,速度超过了数据中心。有统计显示,到2025年,边缘AI芯片的市场机遇是数据中心的3倍,规模将达到650亿美元。这样具有巨大发展潜力的市场,是所有能够参与到其中的芯片厂商特别关注的,无论是CPU、GPU,还是FPGA。作为FPGA行业龙头,赛灵思也已经准备好推出相应的器件

Xilinx将走向何方?

就在三年多前,Victor Peng 在 Moshe Gavrielov 退休后接任 Xilinx 首席执行官一职。管理层的转变标志着公司新时代的开始,Peng开始将世界上最大的可编程逻辑公司转变为具有更广泛市场覆盖和增长潜力的公司。 那么,现在,三年后,Peng的 2018 年承诺如何站稳脚跟,Xilinx 下一步将走向何方?

对标英伟达!赛灵思发布Versal AI Edge系列,软硬件均可升级

边缘计算芯片领域已经成为了各大巨头的必争之地。6月10日,赛灵思针对边缘市场推出了Versal AI Edge系列产品。该产品是一款自适应SoC,采用了7nm Versal架构,是面向下一代分布式智能系统的全球最具可扩展性且灵活应变的产品组合。

【视频】什么是 ACAP?(中文字幕)

本视频通过不到一分钟的时间介绍了自适应计算加速平台。这是一项了不起的创新,它将异构加速的强大功能与软件和芯片可编程特性结合在一起。 ACAP 将为任何应用和任何开发人员提供一个平台,帮助他们去革新计算领域的格局。

Versal ACAP,APU - 持续逐出与互连反压相结合可能导致写回无分配存储发生停滞

在任何一致的 ACE 系统中,启用 WriteUnique/WriteLineUnique (WU/WLU) 传输事务后,如果在有一项或多项高速缓存逐出事务处于暂挂状态时尝试执行存储,那么写回无分配 (WBNA) 存储可能发生停滞。