Versal GTY 仿真：初始化、复位和速率变更
judy 在 周五, 11/04/2022 - 11:48 提交
本篇博文侧重于提供 Versal™ GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。
Versal是由赛灵思（Xilinx）推出的一系列可编程器件，属于自适应计算加速平台（ACAP）家族。
Versal作为ACAP架构的一部分，旨在为各种复杂的计算工作负载提供灵活性和高性能，使开发者能够更好地平衡通用计算和专用硬件加速的需求。
Versal
在 Versal 中通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作
judy 在 周四, 11/03/2022 - 11:44 提交
本篇博文旨在演示如何通过 NoC 从 Versal™ 应用处理单元 (APU) 访问 AXI BRAM。
Power Design Manager 2022.2 简介
judy 在 周五, 10/28/2022 - 15:46 提交
了解 Versal 器件功耗估计从 XPE 迁移到 PDM 的简易迁移路径，并展示了其易用性和增强型向导。
Versal GTM复位不稳定导致间歇性链路故障
judy 在 周二, 09/20/2022 - 16:01 提交
本篇设计咨询涵盖了 Versal GTM 复位不稳定问题
AMD两篇论文入选可编程逻辑顶会 FPL 2022
judy 在 周四, 08/25/2022 - 15:08 提交
AMD AI 研发团队入选的两篇论文侧重基于 Versal 异构计算平台的 AI 处理器架构设计，充分发挥 Versal 平台的算力和灵活性优势。
AMD Xilinx Versal™自适应SoC助力三星第二代SmartSSD处理功能再升级
judy 在 周四, 07/21/2022 - 10:31 提交
相较三星传统SSD固态硬盘，CPU利用率可高达97%，处理时间减少逾50%，功耗降低70%。
Versal DDR4/LPDDR4 硬核控制器 (NOC IP) I/O planning快速指南
judy 在 周二, 06/28/2022 - 10:56 提交
今天我们来介绍一下I/O planning方面的设计考虑和实现流程。
Versal PCIe Example Design 仿真技巧（1）
judy 在 周三, 06/08/2022 - 10:05 提交
PCIe 仿真需要Endpoint 模型和Root Port 模型协同工作。用户一般可以采用购买BFM/VIP 来模拟对端模型也可以自己设计对端模型
Versal家族到底都有哪些兄弟姐妹
judy 在 周五, 05/20/2022 - 13:41 提交
面向不同应用，Versal家族有AI Core, AI Edge , AI RF，Prime, Premium，HBM，六个系列、名字看起来是不是十分复杂？今天让我们来和您好好唠唠Versal系列这兄弟姐妹六系列！
面向含 SmartLynq+ 模块的高速调试端口的系统设计示例
judy 在 周二, 04/26/2022 - 16:31 提交
本章旨在演示如何基于 Versal™ 来构建同时使用 SmartLynq+ 模块和高速调试端口 (HSDP) 的系统。