Versal自适应SoC封装和引脚架构手册
judy 在 周四, 03/30/2023 - 15:38 提交
本文描述了Versal™自适应SoC的封装和引脚规格。
Versal是由赛灵思（Xilinx）推出的一系列可编程器件，属于自适应计算加速平台（ACAP）家族。
Versal作为ACAP架构的一部分，旨在为各种复杂的计算工作负载提供灵活性和高性能，使开发者能够更好地平衡通用计算和专用硬件加速的需求。
Versal
直播倒计时：AI 加速助力医学成像技术更快地进入市场
judy 在 周三, 03/15/2023 - 10:16 提交
Vitis 库可在支持 AI 引擎的 Versal 器件上加速高级医疗成像在低时延情况下，提供高达 1000 FPS 的帧速率
Versal: JTAG TDO
judy 在 周一, 03/13/2023 - 15:50 提交
本文则着重探讨 JTAG TDO 用例
AI 加速助力医学成像技术
judy 在 周三, 02/22/2023 - 10:20 提交
3月23日，由AMD举办的在线研讨会上，我们将详细为您介绍这款最新发布的医疗成像库
VERSAL CPM AXI bridge模式的地址转换
judy 在 周二, 02/21/2023 - 10:49 提交
Versal 系列的DMA axi bridge模式可以在PL的QDMA IP或者在CPM的QDMA IP中选中
Versal ACAP XPE 设计咨询 - 电源排序更改
judy 在 周一, 02/20/2023 - 14:25 提交
在某些情况下，部分 VCCO 能与该序列中的其它电源轨共享
2022.2（和更低）版本的 Vivado：Versal XPIO IOLOGIC 可能将捕获时钟反相
judy 在 周二, 02/14/2023 - 17:18 提交
Versal XPIO IOLOGIC 包含 IDDR、IFD、IDELAY、ODDR、OFD 和 ODELAY
Vitis™ 库通过搭载 AI 引擎的 Versal™ 器件为优质医学成像提速
judy 在 周二, 01/10/2023 - 09:09 提交
尽管超声波技术能提供显著优势，但医疗设备制造商正发现
如何开启Versal的XilSEM功能
judy 在 周五, 01/06/2023 - 16:40 提交
本文介绍了如何开启Versal最基本的XilSEM功能。
Versal 启动文件简述
judy 在 周四, 12/22/2022 - 15:51 提交
Versal™ 是由多个高度耦合的可配置块组成的自适应计算加速平台 (ACAP)