技术

作者：Denis Tramarin，AMD工程师；来源：AMD Xilinx开发者社区 本文档提供了有关 SelectMAP 启动设置的技巧和指南。在提交个案服务请求之前，应认真查看以下检查表。 SelectMAP 启动模式的常规检查表： 1. 是否已查看 SelectMAP 文档，了解连接和电源轨的用法？ 请参阅相应的 Versal DC 和 AC 数据手册，...

作者：Nick Liu，来源：FPGA FAE技术分享选集微信公众号 一、Nand Flash接口定义解析 Nand Flash因其具有容量大、成本低、寿命长的特点，被广泛的用作数据存储的解决方案。然而Nand Flash的读写控制较为复杂，Nand Flash的接口控制器大多是基于PC机或ARM处理器为架构进行开发的，存在操作不方便的问题。 FPGA实现Nand...

作者：Ivy Guo，AMD工程师；来源：AMD Xilinx开发者社区 SEM IP将错误大致分为两类，可纠和不可纠。在开启了Correction纠错功能后，绝大部分SEU错误都能被IP及时检测到并纠正；但是也有极小一部分因为位置、数量的原因，仅能被检测到但是无法纠正。一般IP碰到此类错误，会上报错误信息然后进入IDLE停止状态，等待上层机制的判定：比如复位，重新配置，掉电等等。...

作者：Florentw，AMD工程师；来源：AMD Xilinx开发者社区 简介 在 AI 引擎系列的前 3 篇博文中，我们探讨了 AI 引擎应用所需的不同文件。在本篇中，我们将为 X86 目标运行 AI 引擎编译器，观察它生成的不同输出。 要求 下文要求您通读前几篇。 AI 引擎系列 1 - 从 AI 引擎工具开始（2022.1 更新) AI 引擎系列 2...

作者：Robert Hormuth，AMD公司副总裁，数据中心解决方案事业部，负责架构与战略 在服务器技术领域，双路曾经是尖端技术。双路技术曾是提升单个服务器性能的不二之选，因为它在单台服务器中配置两个处理器。从理论上讲，在大约相同的服务器占用空间内能够将性能最高提升一倍。在从纵向扩展（更多路数）计算到横向扩展（更多服务器）计算的过渡过程中，该技术一度成为主流。...

作者：Chen Yang，AMD工程师；来源：AMD Xilinx开发者社区 在Vitis调试kernel过程中（对于host代码问题，可以使用主流的debug方法，GDB等，这里不做讨论），用户可以在先行通过SW_EMU和HW_EMU测试，这能排除kernel大部分的功能问题。当然，最终的目的还是成功地运行在板卡上，即FPGA上。如果在硬件运行中遇到相关的问题，如遇到程序卡住问题，...

傅里叶变换实际上就是对一个周期无限大的函数进行处理，将一个时域非周期的连续信号，转化为一个在频域非周期的连续信号，从这个方面来说傅里叶变换可以处理周期和非周期信号 傅里叶级数处理周期信号 傅里叶变换处理周期和非周期信号 生活中遇到的很多事情都是非周期的，比如将我们的生命比作一个沿时间不断变化的函数，有高潮有低谷，但是添加上傅里叶变换以后可以看作各种正弦波或者圆环不断叠加、...

作者：florentw，AMD Xilinx开发者社区 简介 在 AI 引擎系列的上一篇博文中，我们认识了 AI 引擎应用的顶层计算图 (graph) 文件。从中我们了解了如何使用此计算图文件来例化内核、将内核连接在一起以及将内核连接到 AI 引擎阵列端口。 在本篇博文中，我们将聊聊内核。在所使用的模板中，有 2 个内核（分别名为 first 和 second）...

把波动分解成三角函数是一种将任意周期性函数分解成一系列三角函数的方法。这种方法在信号处理、音频处理、图像处理等领域中得到了广泛的应用。 在波动分解成三角函数的方法中，我们首先需要了解傅里叶级数的概念。傅里叶级数是一种将周期函数分解成一系列正弦和余弦函数的方法。具体来说，对于一个周期为T的函数f(x)，它的傅里叶级数可以表示为： f(x) = a0 + Σ(an*cos(nωx) +...

作者：Alan Zhang，来源：FPGA FAE技术分享选集微信公众号 一、前言 在基于FPGA和 SoC器件的产品设计过程中，从器件选择到系统级电源设计、散热设计，电源功率估算对于设计方案确定至关重要；早期进行极端情况下的功耗分析，可以帮助用户产品避免进入系统电源、散热设计过度或设计不足的陷阱。从Xilinx Power Estimator (XPE)工具问世以来，...

作者：Florentw，来源：AMD Xilinx开发者社区 AI 引擎系列简介 在这篇题为 Versal 自适应 SoC AI 引擎入门的文章中，我介绍了一些 Versal™ 自适应 SoC 器件中存在的 AI 引擎 (AIE) 阵列。本系列是全新的 AI 引擎系列博文，我们将在其中提供一些示例用来说明如何使用集成到 Vitis™ 统一软件平台中的 AI 引擎工具。 要求...

软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用AMD-XILINX A7/K7/Z7/ZU/KU系列FPGA 1 概述 在开发工程中，我们需要对一些信号进行debug调试，如果对于CPU的软件开发一般可以设置断点，但是对于FPGA来说，FPGA是无法设置断电的，但是FPGA可以通过内嵌的逻辑分析仪(ILA)...

作者：Gary Pan，来源：AMD Xilinx开发者社区 CPRI是无线通信里的一个标准协议，连接REC和RE的通信。 Xilinx有提供CPRI IP核。 区别于其它通信协议，如以太网等，CPRI是一个同步系统。 这就意味着两端的Master和Slave应当是同源时钟的，两边不存在频差，并且内部延时也都是固定的，每次运行可以通过计算获得，供上层应用使用。因此，...

作者：Txu，来源：AMD Xilinx开发者社区 在设计周期中，您可保留多个版本的工程，这些工程使用相同的 IP 和相同的配置。重新运行整个工程会导致每次都要重新生成 IP，很费时间。 在 Vivado 工程设置中，您的 IP 存储库允许您将自己的 IP 添加到 Vivado IP 目录中，搭配远程 IP 高速缓存一起使用时，即可显著缩短编译时间。这篇博文解释了具体设置方法...

作者：Rob Green，AMD 专业音视频、广播与消费业务高级经理 在《任意网络上的任意媒体》系列的首篇中，我们重点介绍了传统音视频连接标准和以太网 IP 网络之间的桥接支持，这是许多多媒体系统所需的一项关键功能。接下来，我们将深入研究设计人员使用 AMD 自适应 SoC 通过以太网进行音视频传输时所拥有的选择。 Zynq™ 7000 SoC 对于空间受限、...

作者： Brian Liu，来源：FPGA FAE技术分享选集微信公众号 一. 2D 去噪介绍 ISP中通常包括对图像的去噪，英文名称为Image Denoising。是指的对数字图像中的噪声进行消除或减少的过程。2D去噪指的是对单帧图像进行帧内降噪处理，而3D去噪则需要关联前后帧。本文仅介绍几种常见的基于滤波器的方法的2D去噪：均值滤波、高斯滤波、中值滤波。 二. 均值滤波...

嵌入式系统的开发和调试是一项复杂的任务，需要强大的工具和接口来确保硬件和软件的正确性。在这个领域，JTAG（Joint Test Action Group）和SWD（Serial Wire Debug）是两个常用的调试接口标准，它们在嵌入式系统开发中起到关键作用。本文将深入研究JTAG和SWD，比较它们的特点、优劣势以及适用场景。 JTAG：传统的调试接口 1、JTAG简介...

作者：Ivy Guo，AMD工程师，来源：AMD Xilinx开发者社区 UltraScale / UlraScale+系列的SEM IP一共有6种工作模式，分别是： • Mitigation and Testing • Mitigation only • Detect and Testing • Detect only • Emulation • Monitoring...

作者：Rob Green，专业音视频、广播与消费业务高级经理 Versal™ 自适应 SoC 为 8K 处理做好准备 图1：Versal 器件图 为了获取和传输 8K 视频，接口必须提供 4 倍于其 4K 前代产品的带宽，从而使接口具备更多数据通道、更高速率，或二者兼备。AMD Versal™ 自适应 SoC（片上系统）非常适合此类接口（线速为 20 Gbps...

作者：Amanda Emerson，专业音视频、广播与消费业务技术营销专员 8K带宽瓶颈 音频/视频（A/V）接口是任何显示系统不可或缺的一部分，因为它们负责传输流媒体内容、玩游戏和显示高质量图像所需的数据。对于最终客户来说，它们似乎没有改变，但这些接口其实是在持续演进的，以跟上最新的显示标准。现在，系统正在从 4K 转向 8K（甚至更高），它们处理的数据比以往任何时候都多，...

（原载于《微波杂志》23年7/8月号） 物联网(IoT)在过去几年中呈指数级发展，这得益于LEO卫星星座的建立。MBI研发的LEOnida方案基于返回链路(RL)和一种改进的增强扩频Aloha(E-SSA)空中接口[1]。E-SSA是一种随机访问(RA)技术，由之前的Aloha协议进化而来，允许在信噪比(C/N)远低于0dB的情况下对接收到的异步突变信号进行解调。它结合了直接序列扩频(SS...

作者：Txu，来源：AMD Xilinx开发者社区 这篇博文介绍了多种自动生成报告的有效途径，以便您在尝试对设计中特定阶段所耗用的编译时间进行调试时使用，例如，自动报告加载设计约束的时间、每条命令的持续时间，甚至是跨多个设计的运行时间差异。 此外还提供了关于如何解读这些结果的建议。 其中涵盖了 3 个强大的脚本，用于应对这些用例。 report_constraints...

作者：Cheng Zhang，AMD工程师；文章来源：AMD Xilinx开发者社区 1. 关于PRBS13、QPRBS13、PRBS13Q和QPRBS13-CEI的定义 1）PRBS13的表达式为 x13 + x12 + x2 + x + 1 2）在AR72117中对QPRBS13、PRBS13Q和QPRBS13-CEI有以下定义： PRBS13Q按照IEEE 802....

本文将指导您完成提交 Alveo 卡的 RMA 所需的步骤。 注：退货授权 (RMA) 流程用于处理与不合符 Xilinx 规定相关的硬件故障。 RMA 只适用于根据 Xilinx 标准条款和条件担保的 Alveo 产品。 本文记录涵盖以下内容： 故障排除、已知问题和技术支持 提交 RMA 所需的信息 如何提交 RMA 请求 故障排除、已知问题和技术支持...